1 |
1
제1 도전형의 반도체 기판과, 상기 반도체 기판 위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 형성되고 상기 제1 도전형과 반대 도전형인 제2 도전형의 게이트와, 상기 반도체 기판에서 상기 게이트의 아래에 형성되어 있고 상기 반도체 기판보다 더 높은 농도의 제1 도전형 불순물로 도핑된 고농도 불순물 확산 영역과, 상기 반도체 기판 구성 물질과는 다른 격자 상수를 가지는 반도체 재료로 구성되고, 상기 고농도 불순물 확산 영역에 접촉되도록 상기 게이트 절연막과 상기 반도체 기판과의 사이에 연장되어 있는 스트레인드 베리드 채널 (strained buried channel) 영역과, 상기 게이트 절연막과 상기 스트레인드 베리드 채널 영역과의 사이에 형성되어 있는 반도체 캡층과, 상기 반도체 캡층 위에 형성되고 상기 게이트의 측벽 및 상기 게이트 절연막의 측벽을 덮는 전류 차단용 절연막으로 이루어지는 것을 특징으로 하는 광소자
|
2 |
2
제1항에 있어서, 상기 제1 도전형은 p형이고, 상기 스트레인드 베리드 채널 영역은 압축 응력 (compressive stress)을 가지는 것을 특징으로 하는 광소자
|
3 |
3
제2항에 있어서, 상기 스트레인드 베리드 채널 영역은 SiGe막으로 이루어지는 것을 특징으로 하는 광소자
|
4 |
4
제3항에 있어서, 상기 스트레인드 베리드 채널 영역은 리트로그레이드 (retrograde) 도핑 프로파일을 가지는 것을 특징으로 하는 광소자
|
5 |
5
제1항에 있어서, 상기 제1 도전형은 n형이고, 상기 스트레인드 베리드 채널 영역은 인장 응력 (tensile stress)을 가지는 것을 특징으로 하는 광소자
|
6 |
6
제5항에 있어서, 상기 스트레인드 베리드 채널 영역은 SiC막으로 이루어지는 것을 특징으로 하는 광소자
|
7 |
7
제5항에 있어서, 상기 반도체 기판에서 상기 스트레인드 베리드 채널 영역의 아래에 형성되어 있는 SiGe 버퍼층을 더 포함하고, 상기 스트레인드 베리드 채널 영역은 인장 응력을 가지는 스트레인드 Si막으로 이루어지는 것을 특징으로 하는 광소자
|
8 |
8
제1항에 있어서, 상기 고농도 불순물 확산 영역은 상기 스트레인드 베리드 채널 영역에 각각 접촉되어 있는 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역을 포함하고, 상기 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역은 상기 반도체 기판에서 상기 게이트를 사이에 두고 상호 이격되어 있는 것을 특징으로 하는 광소자
|
9 |
9
제8항에 있어서, 상기 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역중 적어도 하나는 접지되어 있는 것을 특징으로 하는 광소자
|
10 |
10
제1항에 있어서, 상기 고농도 불순물 확산 영역은 상기 스트레인드 베리드 채널 영역에 접촉되어 있는 제1 고농도 불순물 확산 영역과, 상기 스트레인드 베리드 채널 영역에 접촉되지 않는 상태로 상기 반도체 기판에 형성되어 있는 제2 고농도 불순물 확산 영역을 포함하고, 상기 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역은 상기 반도체 기판에서 상기 게이트를 사이에 두고 상호 이격되어 있는 것을 특징으로 하는 광소자
|
11 |
11
제10항에 있어서, 상기 제1 고농도 불순물 확산 영역 및 제2 고농도 불순물 확산 영역중 적어도 하나는 접지되어 있는 것을 특징으로 하는 광소자
|
12 |
12
제1항에 있어서, 상기 반도체 기판의 양 표면 중 상기 게이트가 형성되는 주면의 반대측 배면에서 상기 반도체 기판을 덮도록 형성되고 상기 반도체 기판보다 낮은 굴절율을 가지는 물질층을 더 포함하는 것을 특징으로 하는 광소자
|
13 |
13
제1항에 있어서, 상기 반도체 기판은 SOI (silicon on insulator) 기판인 것을 특징으로 하는 광소자
|
14 |
14
삭제
|
15 |
15
제1항에 있어서, 상기 반도체 캡층은 상기 스트레인드 베리드 채널 영역의 상면으로부터 상기 게이트 절연막까지 연장되어 있는 돌출부를 포함하고, 상기 반도체 캡층의 돌출부 측벽은 상기 전류 차단용 절연막에 의해 덮여 있는 것을 특징으로 하는 광소자
|
16 |
16
제1항에 있어서, 상기 반도체 캡층은 Si 에피택셜층으로 이루어지는 것을 특징으로 하는 광소자
|
17 |
17
제1항에 있어서, 상기 게이트에 구동 전압을 인가하기 위하여 상기 전류 차단용 절연막 위에서 상기 게이트에 연결되어 있는 도전층과, 상기 도전층에 비아 콘택을 통해 연결되어 있는 금속 배선층을 더 포함하는 것을 특징으로 하는 광소자
|
18 |
18
제17항에 있어서, 상기 비아 콘택은 상기 게이트로부터 수평 방향으로 소정 거리 이격되어 있는 것을 특징으로 하는 광소자
|
19 |
19
제17항에 있어서, 상기 도전층은 도핑된 폴리실리콘으로 이루어지는 것을 특징으로 하는 광소자
|