실리콘 기판(21)상에 제1산화막(22) 및 질화막(23)을 순차 형성하는 공정과 ; 상기 질화막(23)상에 형성된 소정 패턴의 감광막(24)을 마스크로 사용하여 상기 질화막(23), 제1산화막(22) 및 실리콘 기판(21)을 식각해서 양측벽과 바닥표면을 갖는 트렌치를 형성하는 공정과 ; 버드즈빅의 방지를 위하여 상기 트렌치의 양측벽과 바닥표면상에 소정 두께의 제2산화막(25)을 형성한 다음 불순물의 주입으로 상기 기판(21) 내에 채널정지층을 형성하는 공정과 ; 상기 트렌치의 양측벽에 스페이서(26)을 형성하는 공정과 ; 상기 트렌치내에 폴리실리콘(28)을 충진하는 공정과 ; 상기 충진된 폴리실리콘(28)을 산화하여 소자격리용 제3산화막(29)을 형성하는 공정과 ; 상기 제3산화막(29)을 식각하여 소자격리 산화막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 소자격리 방법

제1항에 있어서, 채널정지층 형성을 위한 불순물의 주입이 상기 제2산화막(25)보다 먼저 수행되는 것을 특징으로 하는 반도체 장치의 소자격리 방법

제1항에 있어서, 상기 스페이서는 질화물로 이루어진 것을 특징으로 하는 반도체 장치의 소자격리 방법

제1항에 있어서, 상기 폴리실리콘(28)의 충진공정은 상기 트렌치의 바닥표면에 산화막(27)을 형성한 다음에 수행되는 것을 특징으로 하는 반도체 장치의 소자격리 방법

제1항 내지 제4항중 어느 한 항에 있어서, 상기 폴리실리콘(28)의 산화공정은 이 충진된 폴리실리콘의 일부만 산화하여 형성된 제3산화막(29b)내부에 응력흡수용 폴리실리콘(28a)이 내재한 것을 특징으로 하는 반도체 장치의 소자격리 방법

제1항에 있어서, 상기 폴리실리콘(28)을 완전 산화하는 것을 특징으로 하는 반도체 장치의 소자격리 방법