요약 | 본 발명은 반도체 전계 방출 소자의 제조 방법에 관한 것으로, 특히 인가된 전계에 의하여 전자를 방출하는 캐소드 팁의 제조 방법에 관한 것이다.일반적으로 전계 방출 소자의 캐소드 팁은 그 끝을 뾰족한 원추형으로 만들기 위하여 고온 열산화 공정으로 제조된다. 그러므로 가격이 저렴하고 면적이 넓은 유리와 같은 소재를 기판으로 사용할 수 없을 뿐더러, 공정 조건에 따라 캐소드 팁의 모양이 다르게 형성되는 단점이 있다.본 발명에서는 열산화 공정 대신 이온이 주입된 실리콘층의 선택적 식각 방법을 이용하여 캐소드 팁을 제조함으로, 저온에서 진행되는 안정적이고 균일한 전계 방출 소자의 제조 방법을 제시한다. |
---|---|
Int. CL | H01J 9/02 (2006.01) H01J 1/304 (2006.01) |
CPC | |
출원번호/일자 | 1019970058524 (1997.11.06) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0250458-0000 (2000.01.04) |
공개번호/일자 | 10-1999-0038696 (1999.06.05) 문서열기 |
공고번호/일자 | (20000401) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1997.11.06) |
심사청구항수 | 5 |