1 |
1
칩선택 회로를 구비하고 각각에 소정의 확장 어드레스가 할당된 복수의 반도체소자 칩들을 포함하는 다중 칩모듈 반도체장치에 있어서, 상기 반도체소자 칩들의 외부에 별도의 부가적인 칩선택 제어수단을 구성하지 않고 상기 확장 어드레스의 논리 조합에 대응하는 단일 반도체소자 칩이 선택되도록 하기 위하여 상기 반도체소자 칩들의 내부에 외부입력단과 선택적으로 연결되는 복수의 칩선택단자쌍들(CS1,
2
제 1 항에 있어서, 상기 디코딩로직 수단(40)은 선택되는 상기 반도체소자 칩들의 수(N)와 동일한 수의 내부 논리수단들(30-1, 30-2,‥‥30-N)과, 상기 내부논리 수단들의 출력들을 논리곱하는 앤드회로 수단으로 구성되는 것을 특징으로 하는 반도체장치
|
3 |
3
제 2 항에 있어서, 상기 내부논리 수단(30)은 칩선택 단자쌍(CS,
4
제 1 항에 있어서, 상기 디코딩로직 수단(40)은 모듈선택단자(ms)를 부가적으로 포함하는 것을 특징으로 하는 반도체장치
|
5 |
5
제 3 항에 있어서, 제 1 및 제 2 논리지정수단(10a, 10b)은 고저항 혹은 임의의 논리유지 수단으로 구성되는 것을 특징으로 하는 반도체장치
|
6 |
6
제 3 항에 있어서, 제 1 및 제 2 준삼상입력단(20a, 20b)은 외부 입력단과 접속될 때 상기 외부입력단의 입력신호에 의해 논리상태가 결정되고, 상기 외부 입력단과 접속되지 않을 때 상기 제 1 및 제 2 논리지정 수단(10a, 10b)에 의해 논리 상태가 결정되는 것을 특징으로 하는 반도체장치
|
7 |
7
제 1 항 또는 제 2 항에 있어서, 상기 디코딩로직 수단(40)의 출력단을 상기 칩선택 회로의 입력단에 연결하는 것을 특징으로 하는 반도체장치
|