1 |
1
2선선로를 통해 들어오는 정보를 송수신신호로 변환하기 위한 하이브리드회로(5), 상기 하이브리드회로(5)에 연결되어 있고 상기 선로데이터를 시스템데이터로 변환하거나 시스템에서 오는 데이터를 선로데이터로 변환하기 위한 U트랜시버(6), 상기U트랜시버(6)에 연결되어 있고 상기 U트랜시버(6)로부터 나오는 DSTo 버스데이터인 "2B+D+C" 채널정보를 "2B+D" 및 C채널로 각각 분리하거나 상기 분리된 데이터를 상기 U트랜시버(6)로 들어가는 DSTi 버스데이터에 삽입시켜 보내기 위한 채널분리기(7), 상기 채널분리기(7)에 연결되었고 플립플롭들을 구비하여 분리된 C채널정보중 해당 제어비트만을 추출하기 위한 C채널 추출기(10), 상기 U트랜시버(6)에 연결되어 정상동작을 시키기 위한 모드를 결정해주는 모드선택회로(8), 상기 C채널추출기(10)에 연결되어 있고 기동/정지, 시험루프 및 급전제어에 쓰이는 제어비트를 CPU로 보내거나 CPU로부터 수신하기 위해 일단 상기 데이터를 저장하여 두기위한 AM 레지스터(AMR)(11), 상기 U트랜시버(6)의 내부레지스터인 CR(제어레지스터)과 DR(진단레지스터)를 CPU로 하여금 액세스할 수 있도록 한 U트랜시버 동작제어레지스터(13), C채널정보중 C3비트 클럭을 카운터에 의해 12카운트하여 송신 멀티프레임 펄스를 만드는 송신 C채널 멀티프레임 발생수단(18), DSTi 버스상의 "2B+D" 데이터를 CRC-4방식으로 체크하여 그 비트를 1멀티프레임 지연시키는 송신 CRC 비트발생기(17), 상기 AM레지스터(11)로부터 들어온 A1-A4 및 m1-m3비트를 수신하여 송신 C채널 멀티프레임 발생수단(18)으로부터 들어온 프레임 패턴 및 CRC 비트발생기(17)로부터 들어온 CRC비트와 함께 상기 채널 분리기(7)로 보내는 C채널삽입기(14), DSTo 버스상의 "2B+D"데이터를 CRC-4방식으로 체크하여 그 비트를 1멀티프레임 지연시키는 수신 CRC비트발생기(20), 상기 C채널추출기(10)에서 추출한 비트와 CRC발생기(20)에서 생성된 비트를 각각 비교하여 에러를 검출하는 CRC에러검출기(12), 상기 CRC에러검출기(12)에서 에러가 발생하면 생성되는 CRCK 신호를 28카운터를 사용하여 계속 카운트하다가 256카운트에 이르면 인터럽트신호를 발생하여 CPU로 하여금 읽어가도록 하는 CRC에러카운터(21), 상기 CRC에러카운터(21)에서 에러카운트된 내용을 저장하는 CRC 에러레지스터(22), 상기 C채널추출기(10)로부터 나오는 C채널 비트로부터 C채널 멀티프레임 동기를 찾아내는 수신 C채널 멀티프레임 동기회로(23), 상기 U트랜시버(6)에서 추출된 클럭들(F0, C4)을 가지고 보드내에 필요한 타이밍 신호를 발생시키는 타이밍 발생회로(9), 비동기상태임을 알리는 경보기(19), CPU와의 송수신을 위해 인터럽트 신호를 CPU에 보내는 인터럽트제어수단(15), 및 어드레스디코더(16)로 구성된 것을 특징으로 하는 U인터페이스 채널장치
|