접합형 전계효과 트랜지스터를 제조하는 방법에 있어서 : 반절연 InP기판(31)상에 n형 InP채널층(32)을 성장시킨후 그위에 GaInAs(P)층(33)을 성장시키는 제1차 에픽택시 성장 공정, 상기 제1차 에피택시성장 공정후, 리쏘그라피(lithography)에 의한 포토레지스트로 식각 마스크를 만든후 선택 식각액으로 상기 GaInAs(P)층(33)만을 이방성 선택 식각하는 GaInAs(P)층 선택식각공정, 상기 GaInAs(P)층 선택 식각 공정후 식각 마스크용 포토 레지스트 패턴을 모두 제거하고 pn접합을 위해 p형 InP층(34)을 성장시키는 제2차 에피택시 성장공정, 상기 제2차 에피택시 성장이 끝난후 p형 InP층(34)에 저항성 접촉이 잘되는 금속을 증착하여 게이트 전극(35)을 형성시키는 게이트 금속 증착공정, 상기 게이트 금속 증착공정에서 형성된 게이트 금속(35)을 식각 마스크로 사용하여 상기 InP층(34)을 선택 식각하고, InP층(34)식각이 끝난후 표면에 노출된GaInAs(P)층(33)을 선택 식각해내어 pn접합 양옆에 커다란 언더-컷트(under-cut)를 형성하는 InP층 및 GaInAs(P)층 선택 식각공정, 및 n형 InP층(32)에 저항성 접촉이 잘되는 금속을 증착하여 소오스와 드레인 전극(36)을 형성하는 소오스 및 드레인금속 증착공정으로 구성되어, 리쏘그라피(lithography)에 의해 결정되는 마스크상의 길이(W)보다 더 짧은 게이트길이(L)를 얻음과 동시에, 자기정렬 방법으로 적극을 형성함을 특징으로 하는 동종접합형 전계효과 트랜지스터 제조방법

제1항에 있어서, 상기 GaInAs(P)층 선택 식각공정에서 식각된 면은 (111)In면으로서 식각각도가 54

제1항에 있어서, 상기 제2차 에피택시 공정에서 형성되는 p형 InP층(34)은 액상 에피택시 법으로 성장시킴을 특징으로 하는 동종접합형 전계효과 트랜지스터 제조방법

제1항에 있어서, 상기 제2차 에피택시 공정에서 형성되는 p형 InP층(34)은 유기금속 에피택시 법으로 성장시킴을 특징으로 하는 동종접합형 전계효과 트랜지스터 제조방법

제1항에 있어서, 상기 게이트 금속 증착공정에서 사용된 금속은 Au-Zu/Au임을 특징으로 하는 동종 접합형 전계효과 트랜지스터 제조방법

제1항에 있어서, 상기 소오스 및 드레인금속 증착공정에서 사용된 금속은 Au-Ge/Au임을 특징으로 하는 동종접합형 전계효과 트랜지스터 제조방법

제1항에 있어서, 상기 게이트 금속 증착공정에서 게이트금속(35)은 리프트-오프(Lift-off)방법으로 증착하여 형성함을 특징으로 하는 동종접합형 전계효과 트랜지스터 제조방법

제1항에 있어서, 상기 소오스 및 드레인금속 증착공정에서는 금속을 전 공정에서 형성된 언더-컷트(under-cut)를 이용해 전극간의 구분없이 전면에 리프트-오프(Lift-off)방법으로 증착하여 자기정렬 되도록 함을 특징으로 하는 동종접합형 전계효과 트랜지스터 제조방법

제1항에 있어서, 상기 제2차 에피택시 성장공정에서 성장되는 p형 InP층(34)의 도핑농도는 1018cm-3이상임을 특징으로하는 동종접합형 전계효과 트랜지스터 제조방법

접합형 전계효과 트랜지스터를 제조하는 방법에 있어서; 반절연기판(41)상에 n형 CaInAs(P)채널층(42)과 n형 InP층(43) 및 GaInAs(P)층 (44)을 성장시키는 제 1차 에피택시 성장공정, 상기 제1차 에피택시 성장공정후, 리쏘그리피(lithography)에 의한 포토레지스트로 식각마스크를 형성하고, 선택 식각액으로 상기 GaInAs(P)층 (44)만을 이방성 선택 식각하고난 후 추가로 n-InP층(43)을 선택 식각하는 GaInAs(P)층 및 n-InP층 선택 식각공정, 상기 GaInAs(P)층 및 n-InP층 선택 식각공정후 식각 마스크용 포토레지스터 패턴을 모두 제거하고, pn접합을 의해 p형 InP층(45)을 성장 시키는 제2차 에피택시 성장공정, 상기 제2차 에피택시 성장이 끝난 후 p형 InP에 저항성 접촉이 잘되는 금속을 증착하여 게이트전극(46)을 형성시키는 게이트 금속 증착공정, 상기 게이트 금속 증착공정에서 형성된 게이트 금속(46)을 식각 마스크로 하여 InP층(45)을 선택 식각하고, 상기 InP층(45)식각으로 인해 표면에 노출된GaInAs(P)층 (44)을 선택 식각해내어 pn접합 양옆에 커다란 언더-컷트(under-cut)를 형성하는 InP층 및 GaInAs(P)층 선택 식각공정, 및 n형 InP층(43)에 저항성 접촉이 잘되는 금속을 증착하여 소오스와 드레인전극(47)을 형성하는 소오스 및 드레인금속 증착공정으로 구성되어, 리쏘그라피(lithography)에 의해 결정되는 마스크상의 길이(W)보다 더 짧은 게이트길이(L)를 얻음과 동시에, 자기정렬 방법으로 전극을 형성함을 특징으로 하는 이종접합형 전계효과 트랜지스터 제조방법

제10항에 있어서, 상기 GaInAs(P)층 및 n-InP층 선택 식각공정에서 이방성 식각된 GaInAs(P)식각면은 (111)In면으로 식각각도가 54

제10항에 있어서, 상기 제2차 에피택시 공정에서 형성되는 p형 InP층(45)은 유기금속 에피택시 성장법(OMVPE)으로 성장시킴을 특징으로 하는 이종접합형 전계효과 트랜지스터 제조방법

제10항에 있어서, 상기 제2차 에피택시 성장공정에서 형성되는 p형 InP층(45)은 액상 에피틱시 성장법(LPE)으로 성장시킴을 특징으로 하는 이종접합형 전계효과 트랜지스터 제조방법

제10항에 있어서, 상기 제2차 에피택시 성장공정에서 성장되는 p형 InP층(45)의 도핑농도는 1018cm-3이상임을 특징으로 하는 이종접합형 전계효과 트랜지스터 제조방법

제10항에 있어서, 상기 게이트 금속 증착공정에서 사용된 금속은 Au-Z/Au임을 특징으로하는 이종접합형 전계효과 트랜지스트 제조방법

제10항에 있어서, 상기 소오스 및 드레인금속 증착공정에서 사용된 금속은 Au-Ge/Au임을 특징으로 하는 이종접합형 전계효과 트랜지스트 제조방법

제10항에 있어서, 상기 게이트 금속 증착공정에서 게이트 금속(46)은 리프느-오프(Lift-off) 방법으로 증착하여 형성함을 특징으로 하는 이종법합형 전계효과 트랜지스터 제조방법

제10항에 있어서, 상기 소오스 및 드레인금속 증착공정에서는 금속을 전단계 공정에서 형성된 언더-컷트(under-cut)를 이용해 전극간의 구분없이 전면에 리프트-오프(Lift-off) 방법으로 증착하여 자기정렬 되도록 함을 특징으로 하는 전계효과 트랜지스터 제조방법

접합형 전계효과 트랜지스터를 제조하는 방법에 있어서 : 반절연 InP기판상에 첫번째 채널층으로 GaInAs 채널층을 성장시킨후 그위에 두번째 채널층으로 InP채널층을 성장하는 제1차 에피택시 성장공정, 상기 제1차 에피택시 성장공정후, 리쏘그라피에 의한 포토레지스트로 식각 마스크를 만든후 선택 식각액으로 상기 InP층만을 이방성 선택 식각하는 InP층 선택 식각공정, 상기 InP층 선택 식각공정후 식각 마스크용 포토레지스트 패턴을 모두 제거하고 pn접합을 위해 GaInAs층을 성장시키는 제2차 에피택시 성장공정, 상기 제2차 에피택시 성장이 끝난후 GaInAs층에 저항성 접촉이 잘되는 금속을 증착하여 게이트전극을 형성시키는 게이트 금속 증착공정, 상기 게이트 금속 증착공정에서 형성된 게이트 금속을 식각 마스크하여 GaInAs층을 선택 식각하고, 상기 GaInAs층 식각으로 인해 표면에 InP노출된 InP층을 선택식각해내어 pn접합 양옆에 커다란 언더-컷트(under-cut)를 형성하는 GaInAs층 및 InP층 선택 식각공정, 및 기판상에 형성된 첫번째 GaInAs채널층에 저항성접촉이 잘되는 금속을 증착하여 소오스와 드레인전극을 형성하는 소오스 및 드레인금속 증착공정으로 구성되어, 리쏘그라피에 의해 결정되는 마스크상의 길이(W)보다 더 짧은 게이트길이(L)를 얻음과 동시에 자기정렬 방법으로 전극을 형성함을 특징으로 하는 접합형 전계효과 트랜지스터 제조방법

제19항에 있어서, 상기 제2차 에피택시 성장공정에서 형성되는 GaInAs의 3원조성층은 유기금속 에피택시 성장법(OMVPE)으로 성장시킴을 특징으로 하는 접합형 전계효과 트랜지스터 제조방법