| 1 |
1
제 1 노드와 제 2 노드 사이에 서로 대칭적으로 연결된 피모스 트랜지스터쌍;상기 제 1 노드의 전압 및 상기 제 2 노드의 전압을 비교하여, 상기 제 1 노드의 전압 및 상기 제 2 노드의 전압 중 어느 하나를 출력하는 스위칭부; 및상기 제 1 노드와 상기 제 2 노드 사이의 저항 값을 일정하게 유지하기 위하여 상기 스위칭부의 출력을 입력받아 상기 피모스 트랜지스터쌍에 흐르는 전류를 제어하는 부궤환부를 포함하는 피모스 트랜지스터 저항
|
| 2 |
2
제 1 항에 있어서,상기 피모스 트랜지스터쌍은,상기 제 1 노드와 상기 제 2 노드 사이에 연결된 제 1 피모스 트랜지스터; 및상기 제 1 노드와 상기 제 2 노드 사이에 연결된 제 2 피모스 트랜지스터를 포함하고,상기 제 1 피모스 트랜지스터의 게이트와 상기 제 2 피모스 트랜지스터의 게이트는 서로 연결되는 피모스 트랜지스터 저항
|
| 3 |
3
제 2 항에 있어서,상기 제 1 피모스 트랜지스터의 바디는 상기 제 2 노드에 연결되고,상기 제 2 피모스 트랜지스터의 바디는 상기 제 1 노드에 연결되는 피모스 트랜지스터 저항
|
| 4 |
4
제 3 항에 있어서,상기 제 1 및 제 2 피모스 트랜지스터들의 바디들은, N-웰인 피모스 트랜지스터 저항
|
| 5 |
5
제 4 항에 있어서,상기 스위칭부는 상기 제 1 노드의 전압 및 상기 제 2 노드의 전압 중 큰 것을 출력하는 피모스 트랜지스터 저항
|
| 6 |
6
제 4 항에 있어서,상기 스위칭부는,상기 제 1 노드의 전압 및 상기 제 2 노드의 전압을 비교하여 제어 신호를 생성하는 비교기;상기 제어 신호에 응답하여 상기 제 1 노드의 전압 및 상기 제 2 노드의 전압 중 어느 하나를 출력하는 스위치; 및상기 스위치의 출력을 버퍼링하는 버퍼를 포함하는 피모스 트랜지스터 저항
|
| 7 |
7
제 6 항에 있어서,상기 제어 신호는, 상기 제 1 노드의 전압이 상기 제 2 노드의 전압보다 클 때 하이 레벨을 갖고, 상기 제 2 노드의 전압이 상기 제 1 노드의 전압보다 클 때 로우 레벨을 갖는 피모스 트랜지스터 저항
|
| 8 |
8
제 4 항에 있어서,상기 부궤환부는,상기 스위칭부의 출력단과 제 4 노드 사이에 연결된 기준 저항;상기 스위칭부의 출력단과 제 5 노드 사이에 연결된 제 3 피모스 트랜지스터;상기 제 4 노드와 접지단 사이에 연결된 제 1 전류원;상기 제 5 노드와 상기 접지단 사이에 연결된 제 2 전류원; 및상기 제 4 노드의 전압과 상기 제 5 노드의 전압을 입력받아 연산하여 제 6 노드로 출력하는 동작 증폭기를 포함하고,상기 제 6 노드는 상기 제 1 내지 제 3 피모스 트랜지스터들의 게이트들에 연결되는 피모스 트랜지스터 저항
|
| 9 |
9
제 8 항에 있어서,상기 제 1 내지 제 3 피모스 트랜지스터들의 크기는 동일한 피모스 트랜지스터 저항
|
| 10 |
10
제 9 항에 있어서,상기 제 4 노드의 전압과 상기 제 5 노드의 전압이 동일할 때,상기 제 1 내지 3 피모스 트랜지스터들 각각의 드레인-소스 저항(RPMOS)은, 을 만족하고,여기서, Rref는 상기 기준 저항의 저항 값이고, Iref1은 상기 제 1 전류원에 흐르는 전류 값이고, Iref2는 상기 제 2 전류원에 흐르는 전류 값인 피모스 트랜지스터 저항
|
| 11 |
11
제 10 항에 있어서,상기 피모스 트랜지스터 저항의 저항 값은, 상기 제 1 노드 및 상기 제 2 노드에서 바라본 저항 값인 피모스 트랜지스터 저항
|
| 12 |
12
제 11항에 있어서,상기 피모스 트랜지스터 저항의 저항 값은, 상기 제 1 피모스 트랜지스터의 드레인-소스 저항 및 상기 제 2 피모스 트랜지스터의 드레인-소스 저항이 병렬 연결된 저항 값인 피모스 트랜지스터 저항
|
