| 1 |
1
비선형 장치의 비선형 특성을 보상하기 위한 전치 왜곡 장치에 있어서:선택 값들에 따라 복수의 기본 항들 중 적어도 하나의 기본 항을 선택하여 메모리 다항식 모델을 구성하고, 상기 메모리 다항식 모델을 이용하여 입력 신호를 전치 왜곡하는 전치 왜곡 필터; 및상기 비선형 장치의 출력 신호에 대한 피드백 결과에 따라 상기 선택 값들을 결정하는 선택 모듈을 포함하는 전치 왜곡 장치
|
| 2 |
2
제 1 항에 있어서,상기 복수의 기본 항들 각각은 입력 신호 항 및 입력 신호 절댓값 항을 갖고,상기 복수의 기본 항들 중 제 1 기본 항은 메모리 오프셋이 적용되는 입력 신호 항과 입력 신호 절댓값을 갖고,상기 복수의 기본 항들 중 제 2 기본 항은 상기 메모리 오프셋이 적용되는 입력 신호 항과 상기 메모리 오프셋이 적용되지 않는 입력 신호 절댓값을 갖고,상기 복수의 기본 항들 중 제 3 기본 항은 상기 메모리 오프셋이 적용되지 않는 입력 신호 항과 상기 메모리 오프셋이 적용되는 입력 신호 절댓값을 갖는 전치 왜곡 장치
|
| 3 |
3
제 2 항에 있어서,상기 제 1 기본 항은 로 정의되고,상기 제 2 기본 항은 로 정의되며,상기 제 3 기본 항은 로 정의되는 전치 왜곡 장치
|
| 4 |
4
제 3 항에 있어서,상기 메모리 다항식 모델은 상기 제 1 기본 항과 상기 제 2 및 제 3 기본 항 중 적어도 하나를 포함하는 전치 왜곡 장치
|
| 5 |
5
제 3 항에 있어서,상기 전치 왜곡 필터는,상기 입력 신호에 대한 지연 신호들을 발생하는 신호 지연 모듈;상기 입력 신호 및 상기 지연 신호들에 대한 절댓값들 및 상기 절댓값들의 다항 값들을 계산하는 절댓값 계산 모듈; 및상기 입력 신호, 상기 지연 신호들, 상기 절댓값들 및 상기 다항 값들을 이용하여 상기 입력 신호에 대한 전치 왜곡 신호를 발생하는 전치 왜곡 신호 계산 모듈을 포함하는 전치 왜곡 장치
|
| 6 |
6
제 5 항에 있어서,상기 전치 왜곡 신호 계산 모듈은,상기 제 1 기본 항에 대응하는 다항식을 계산하는 제 1 계산 서브 모듈;상기 제 2 기본 항에 대응하는 다항식을 계산하는 제 2 계산 서브 모듈; 및상기 제 3 기본 항에 대응하는 다항식을 계산하는 제 3 계산 서브 모듈을 포함하는 전치 왜곡 장치
|
| 7 |
7
제 6 항에 있어서,상기 제 1 내지 제 3 계산 서브 모듈 각각의 동작 여부는 상기 선택 값들에 의해 결정되는 전치 왜곡 장치
|
| 8 |
8
제 3 항에 있어서,상기 비선형 장치의 출력 신호에 대한 피드백 결과를 참조하여 계수 갱신 정보를 생성하는 계수 갱신 모듈을 더 포함하는 전치 왜곡 장치
|
| 9 |
9
제 8 항에 있어서,상기 전치 왜곡 필터는 상기 계수 갱신 정보에 따라 상기 메모리 다항식 모델의 계수들을 갱신하는 전치 왜곡 장치
|
| 10 |
10
제 8 항에 있어서,상기 계수 갱신 정보는 적응 알고리즘에 의해 생성되는 전치 왜곡 장치
|
| 11 |
11
입력 신호에 대한 전치 왜곡 신호를 증폭하여 출력하는 전력 증폭기; 및상기 전력 증폭기의 출력 신호에 대한 피드백 결과에 따라 복수의 기본 항들 중 적어도 하나의 기본 항을 선택하여 메모리 다항식 모델을 구성하고, 상기 메모리 다항식 모델을 이용하여 입력 신호를 전치 왜곡하는 전치 왜곡 장치를 포함하는 시스템
|
| 12 |
12
제 11 항에 있어서,상기 전치 왜곡 장치는,선택 값들에 따라 상기 복수의 기본 항들 중 적어도 하나의 기본 항을 선택하고, 계수 갱신 정보에 따라 상기 메모리 다항식 모델의 계수들을 갱신하는 전치 왜곡 필터;상기 전력 증폭기의 출력 신호에 대한 피드백 결과에 따라 상기 선택 값들을 결정하는 선택 모듈; 및상기 전력 증폭기의 출력 신호에 대한 피드백 결과를 참조하여 상기 계수 갱신 정보를 생성하는 계수 갱신 모듈을 포함하는 시스템
|
| 13 |
13
제 12 항에 있어서,상기 메모리 다항식 모델은,로 정의되고,상기 u[n]은 상기 입력 신호, 상기 u[n]은 상기 입력 신호에 대한 전치 왜곡 신호에 각각 대응하고, 상기 S1, S2, S3는 제 1 내지 제 3 선택 값에 각각 대응하며,상기 은 제 1 기본 항,상기 은 제 2 기본 항,상기 은 제 3 기본 항에 각각 대응하고, 상기 h1p[q], h2p[q], h3p[q]는 상기 계수들에 대응하는 시스템
|
| 14 |
14
제 13 항에 있어서,상기 제 1 선택 값은 1로 고정되고, 상기 제 2 및 제 3 선택 값은 0 또는 1로 설정되는 시스템
|
| 15 |
15
제 13 항에 있어서,상기 계수 갱신 정보는 적응 알고리즘에 의해 새롭게 산출된 계수들과 이전의 계수들을 비교하여 생성되는 시스템
|
| 16 |
16
비선형 장치의 비선형 특성을 보상하기 위한 전치 왜곡 장치의 전치 왜곡 방법에 있어서:상기 비선형 장치의 출력 신호를 피드백하는 단계;상기 피드백 결과에 따라 메모리 다항식 모델의 기본 항들을 선택하는 단계;상기 선택된 기본 항들을 이용하여 상기 메모리 다항식 모델을 수정하는 단계; 및상기 수정된 메모리 다항식 모델을 이용하여 입력 신호를 전치 왜곡하는 단계를 포함하는 전치 왜곡 방법
|
| 17 |
17
제 16 항에 있어서,상기 기본 항들을 선택하는 단계에서,제 1 내지 제 3 기본 항 중 적어도 하나가 선택되고,상기 제 1 기본 항은 ,상기 제 2 기본 항은 ,상기 제 3 기본 항은 로 각각 정의되는 단계
|
| 18 |
18
제 17 항에 있어서,상기 피드백 결과에 따라 메모리 다항식 모델의 계수들을 산출하는 단계; 및상기 산출된 계수들을 이용하여 상기 메모리 다항식 모델을 수정하는 단계를 더 포함하는 전치 왜곡 방법
|
