| 1 |
1
전동기의 3상 전류신호 및 3상 전압신호로부터 각 상의 전류신호 및 각 상의 전압신호에 대응하는 역기전력을 아날로그 연산에 의해 계산하여 제공하는 전처리부; 및상기 역기전력 및 정현파 신호들을 수신하고, 상기 역기전력 및 상기 정현파 신호의 각 주파수를 연산한 결과를 기반으로 역기전력 고조파 계수들을 생성하는 제어부를 포함하되,상기 제어부는 상기 역기전력 고조파 계수들을 참조하여 상기 전동기를 구동하는 제어부를 포함하는 전동기 제어 장치
|
| 2 |
2
제 1 항에 있어서,상기 전처리부는,상기 3상 전류신호를 수신하고, 상기 수신된 3상 전류신호의 오프셋을 보상하여 그 결과를 기준 전류신호로서 제공하는 오프셋 보상부; 및기준 클럭 신호, 상기 3상 전압신호 및 상기 기준 전류신호를 참조하여, 상기 기준 전류신호 및 상기 3상 전압신호에 대응하는 역기전력을 아날로그 연산에 의해 계산하여 제공하는 역기전력 계측부를 포함하는 전동기 제어 장치
|
| 3 |
3
제 2 항에 있어서,상기 오프셋 보상부는,상기 3상 전류신호를 수신하여 상기 아날로그 연산을 수행하기 위한 입력 신호로 변환하는 입력 변환부;상기 입력 신호의 오프셋을 검출하여 제공하는 오프셋 검출부; 및상기 입력 신호 및 상기 오프셋을 수신하고, 상기 입력 신호에서 상기 오프셋을 보상하여 그 결과를 제공하는 오프셋 제거부를 포함하는 전동기 제어 장치
|
| 4 |
4
제 3 항에 있어서 상기 오프셋 제거부는 감산기를 포함하는 전동기 제어 장치
|
| 5 |
5
제 3 항에 있어서,상기 오프셋 검출부는,상기 입력 신호의 양의 피크값 크기를 검출하는 제 1 피크값 검출부;상기 입력 신호의 음의 피크값 크기를 검출하는 제 2 피크값 검출부; 및 상기 검출된 양의 피크값 크기에서 상기 음의 피크값 크기를 감산하는 감산기를 포함하는 전동기 제어 장치
|
| 6 |
6
제 5 항에 있어서,상기 제 1 피크값 검출부 및 상기 제 2 피크값 검출부 각각은,제 1 입력단자, 제 2 입력단자 및 출력단자를 포함하고, 상기 제 1 입력단자는 상기 입력 신호를 수신하는 연산증폭기;캐소드는 상기 제 2 입력단자와 연결되고, 애노드는 상기 출력단자와 연결되는 다이오드; 및제 1 단자 및 제 2 단자를 포함하고, 상기 제 1 단자는 상기 제 2 입력단자 및 상기 캐소드와 연결되고 상기 제 2 단자는 접지와 연결되는 캐패시터를 포함하는 전동기 제어 장치
|
| 7 |
7
제 2 항에 있어서,상기 역기전력 계측부는,상기 기준 전류신호를 수신하고, 일정한 주기마다 상기 기준 전류신호를 이전 주기의 기준 전류신호와 대비하여 그 차분값을 제공하는 샘플링부; 및상기 3상 전압신호, 상기 기준 전류신호 및 상기 차분값을 수신하고, 상기 3상 전압신호, 상기 기준 전류신호 및 상기 차분값에 대응하는 역기전력을 아날로그 연산에 의해 계산하여 제공하는 연산부를 포함하는 전동기 제어 장치
|
| 8 |
8
제 7 항에 있어서,상기 역기전력 계측부는 상기 기준 클럭 신호를 수신하고, 제 1 클럭 신호 및 제 2 클럭 신호를 제공하는 클럭 신호 생성부를 더 포함하는 전동기 제어 장치
|
| 9 |
9
제 8 항에 있어서,상기 주기는 상기 제 1 클럭 신호 및 상기 제 2 클럭 신호의 사이클에 따라 결정되는 전동기 제어 장치
|
| 10 |
10
제 9 항에 있어서,상기 제 1 클럭 신호 및 상기 제 2 클럭 신호는 동시에 하이 값을 갖지 않는 전동기 제어 장치
|
| 11 |
11
제 10 항에 있어서,상기 샘플링부는,제 1 캐패시터;제 2 캐패시터;버퍼;상기 제 1 클럭신호에 동기화되어 동작하고, 한쪽 단자는 상기 기준 전류신호와 연결되고 다른 쪽 단자는 상기 제 1 캐패시터의 입력단자와 연결되는 제 1 스위치;상기 제 1 클럭신호에 동기화되어 동작하고, 한쪽 단자는 상기 제 1 캐패시터의 출력단자와 연결되고 다른 쪽 단자는 접지와 연결되는 제 2 스위치;상기 제 1 클럭신호에 동기화되어 동작하고, 한쪽 단자는 상기 제 2 캐패시터의 출력단자와 연결되고 다른 쪽 단자는 상기 버퍼의 입력단자와 연결되는 제 3 스위치;상기 제 2 클럭신호에 동기화되어 동작하고, 한쪽 단자는 상기 기준 전류신호와 연결되고 다른 쪽 단자는 상기 제 2 캐패시터의 입력단자와 연결되는 제 4 스위치;상기 제 2 클럭신호에 동기화되어 동작하고, 한쪽 단자는 상기 제 2 캐패시터의 출력단자와 연결되고 다른 쪽 단자는 접지와 연결되는 제 5 스위치; 및상기 제 2 클럭신호에 동기화되어 동작하고, 한쪽 단자는 상기 제 1 캐패시터의 출력단자와 연결되고 다른 쪽 단자는 상기 버퍼의 입력단자와 연결되는 제 6 스위치를 포함하는 전동기 제어 장치
|
| 12 |
12
제 7 항에 있어서,상기 연산부는,상기 차분값을 제 1 증폭배율로써 반전 증폭하여 제 1 반전출력으로서 제공하는 제 1 반전증폭기;상기 기준 전류신호를 제 2 증폭배율로써 반전 증폭하여 제 2 반전출력으로서 제공하는 제 2 반전증폭기;상기 제 1 반전출력과 상기 제 2 반전출력을 가산하여 출력하는 가산기; 및 상기 전압신호에서 상기 가산기의 출력을 감산하는 감산기를 포함하는 전동기 제어 장치
|
| 13 |
13
제 12 항에 있어서,상기 제 1 증폭배율 및 상기 제 2 증폭배율은 가변저항들을 이용하여 조절 가능한 전동기 제어 장치
|
| 14 |
14
제 13 항에 있어서,상기 제 1 증폭배율은 상기 전동기의 인덕턴스 값을 상기 주기로 나눈 값이고, 상기 제 2 증폭배율은 상기 전동기의 상 저항값인 전동기 제어 장치
|
| 15 |
15
전동기를 제어하는 방법에 있어서,각 주파수의 크기가 상기 전동기의 회전 각 주파수의 홀수 배인 정현파 신호들 및 역기전력을 수신하는 단계;상기 역기전력을 상기 각 주파수로 나누는 연산을 하는 단계;상기 수신된 정현파 신호들과 상기 나누기 연산이 된 역기전력 사이의 교차상관함수들을 구하는 단계; 상기 교차상관함수들의 최대값들을 구하여 역기전력 고조파 계수들로서 제공하는 단계를 포함하는 전동기 제어 방법
|
| 16 |
16
제 15 항에 있어서,상기 정현파 신호들은 상기 역기전력의 1차, 5차, 7차, 11차 및 13차 고조파에 해당하는 각 주파수를 갖는 전동기 제어 방법
|
| 17 |
17
제 16 항에 있어서,토크 리플이 발생하지 않도록 상기 역기전력 고조파 계수들을 참조하여 3상 보상전류를 제공하는 단계; 및상기 3상 보상전류 및 외부에서 인가된 전류제어신호에 따라 PWM인버터의 온오프 비를 결정하는 단계를 더 포함하는 전동기 제어 방법
|
| 18 |
18
제 17 항에 있어서,상기 온오프 비를 결정하는 단계는 삼각파와 정현파를 비교하는 단계를 포함하되,상기 삼각파는 상기 전동기의 3상 전류 오프셋 또는 상기 전류제어신호에 따라 기준점이 달라지는 전동기 제어 방법
|
