| 1 |
1
연속되는 비트 열들에 대응하는 입력 신호를 디지털 데이터로 변환하는 연속 근사 아날로그-디지털 변환기의 동작 방법에 있어서: 제 1 비트 열 각각에 대응하는 입력 신호를 래치에 직접 전달하여 디지털 데이터로 래치하는 제 1 변환 단계; 제 2 비트 열 각각에 대응하는 입력 신호를 전단 증폭기에 의해서 제 1 증폭 구간 동안 증폭한 후에 상기 래치에 전달하여 디지털 데이터로 래치하는 제 2 변환 단계; 그리고제 3 비트 열 각각에 대응하는 입력 신호를 상기 전단 증폭기에 의해서 제 2 증폭 구간 동안 증폭한 후에 상기 래치에 전달하여 데이터로 래치하는 제 3 변환 단계를 포함하되,상기 제 2 증폭 구간은 상기 제 1 증폭 구간보다 긴 것을 특징으로 하는 연속 근사 아날로그-디지털 변환기의 동작 방법
|
| 2 |
2
제 1 항에 있어서,상기 제 1 변환 단계에서, 상기 전단 증폭기는 비활성화되는 연속 근사 아날로그-디지털 변환기의 동작 방법
|
| 3 |
3
제 1 항에 있어서,상기 제 1 비트 열은 상기 연속되는 비트 열에서 최상위 비트들(MSB)로 지정된 데이터인 것을 특징으로 하는 연속 근사 아날로그-디지털 변환기의 동작 방법
|
| 4 |
4
삭제
|
| 5 |
5
제 1 항에 있어서,상기 제 2 변환 단계 또는 상기 제 3 변환 단계에서 상기 전단 증폭기의 전력 이득이 증가하도록 제어되는 연속 근사 아날로그-디지털 변환기의 동작 방법
|
| 6 |
6
제 1 항에 있어서,상기 입력 신호가 전단 증폭기를 거치지 않고 상기 래치로 직접 제공되기 위한 바이패스 단계를 더 포함하는 연속 근사 아날로그-디지털 변환기의 동작 방법
|
| 7 |
7
제 1 항에 있어서,상기 입력 신호는 디지털-아날로그 컨버터를 통해서 생성되는 차동 신호로 제공되는 연속 근사 아날로그-디지털 변환기의 동작 방법
|
| 8 |
8
제 1 항에 있어서,상기 제 1 증폭 구간은 상기 제 1 변환 구간에서의 래치 동작 시간을 참조하여 설정되며, 상기 제 2 증폭 구간은 상기 제 2 변환 구간에서의 래치 동작 시간을 참조하여 설정되는 연속 근사 아날로그-디지털 변환기의 동작 방법
|
| 9 |
9
아날로그 입력 신호를 샘플링하여 차동 신호로 출력하는 디지털-아날로그 컨버터;상기 차동 신호의 레벨 차이를 검출 및 래치하여 비교 신호로 출력하되, 상기 차동 신호의 레벨이 기준치의 이상인 경우에는 상기 차동 신호를 직접 래치하고, 상기 차동 신호의 레벨이 상기 기준치의 미만인 경우에는 상기 차동 신호를 증폭한 후에 래치하는 비교기; 그리고상기 비교 신호로부터 상기 아날로그 입력 신호에 대응하는 디지털 비트들을 결정하는 연속 근사 논리 회로를 포함하고,상기 비교기는: 제어 신호에 응답하여 상기 차동 신호를 증폭하는 전단 증폭기; 상기 차동 신호 또는 상기 전단 증폭기의 출력을 래치하는 래치; 그리고상기 전단 증폭기가 비활성화되는 시간 구간에서, 상기 차동 신호를 상기 래치에 바이패스시키는 스위치를 포함하되,상기 제어 신호는 상기 차동 신호의 레벨이 상기 기준치의 이상인 경우에는 상기 전단 증폭기가 비활성화되도록 상기 전단 증폭기를 제어하는 연속 근사 아날로그-디지털 변환기
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
| 13 |
13
제 9 항에 있어서,상기 차동 신호의 레벨이 상기 기준치의 미만인 경우, 상기 전단 증폭기의 증폭 시간을 가변하여 상기 차동 신호를 증폭하도록 상기 제어 신호가 제공되는 연속 근사 아날로그-디지털 변환기
|
| 14 |
14
제 13 항에 있어서,상기 차동 신호의 레벨이 상기 기준치의 미만인 경우, 상기 전단 증폭기의 전력 이득을 높이기 위한 바이어스 전류가 제공되는 연속 근사 아날로그-디지털 변환기
|
