| 1 |
1
다수의 에피택셜층(epitaxial layer) 구조의 반도체 기판 상에 캡층(cap layer)을 형성하고 상기 캡층의 일부를 식각하여 활성영역을 형성하는 단계;상기 활성영역과 상기 캡층 상에 제 1 질화막, 제 2 질화막 및 게이트 형성을 위한 레지스트 패턴을 순차적으로 형성하는 단계;상기 레지스트 패턴을 통해 상기 제 2 질화막과 상기 제 1 질화막을 순차적으로 식각하고 상기 레지스트 패턴을 제거하여 계단형의 게이트 절연막 패턴을 형성하는 단계;상기 제 2 질화막 상에 게이트 헤드 패턴을 형성하는 단계;상기 게이트 절연막 패턴을 통해 상기 반도체 기판 최상부의 쇼트키층 일부를 식각하여 언더컷(under-cut) 영역을 형성하는 단계;상기 게이트 절연막 패턴과 상기 게이트 헤드 패턴을 통해 내열성 금속을 증착하여 계단형의 게이트 전극을 형성하는 단계; 및상기 게이트 헤드 패턴을 제거하고 절연막을 증착하는 단계를 포함하는 반도체 소자의 제조 방법
|
| 2 |
2
제 1항에 있어서,상기 언더컷 영역에는 상기 게이트 전극과 상기 쇼트키층 사이에 공기공동(air-cavity)이 형성되는반도체 소자의 제조 방법
|
| 3 |
3
제 1항에 있어서,상기 반도체 기판은 SiC 기판, AlN 버퍼층, GaN 채널층, AlGaN 스페이서층 및 AlGaN 쇼트키층이 적층된 구조를 가지는반도체 소자의 제조 방법
|
| 4 |
4
제 1항에 있어서,상기 제 1 질화막은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 통해 섭씨 320도 내지 350도에서 1500Å의 두께로 증착되는반도체 소자의 제조 방법
|
| 5 |
5
제 1항에 있어서,상기 제 2 질화막은 PECVD 공정을 통해 섭씨 100도에서 1500Å의 두께로 증착되는반도체 소자의 제조 방법
|
| 6 |
6
제 1항에 있어서,상기 게이트 전극은 스퍼터링(Sputtering)법에 의해 WNx, WSix, W 및 Mo 중 적어도 하나의 내열성 금속을 증착하여 형성되는반도체 소자의 제조 방법
|
| 7 |
7
제 1항에 있어서,상기 제 2 질화막의 형성 이전에, 상기 캡층의 양 측면 상에 Ti, Al, Ni, Pd 및 Au 중 적어도 하나의 금속을 증착하여 오믹(Ohmic) 전극을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법
|
| 8 |
8
다수의 에피택셜층(epitaxial layer) 구조를 가지고, 최상부의 쇼트키층 일부에는 언더컷(under-cut) 영역이 형성되는 반도체 기판;상기 반도체 기판 상에 순차적으로 형성되어 계단형의 게이트 절연막 패턴을 형성하는 캡층(cap layer), 제 1 질화막 및 제 2 질화막;상기 캡층과 상기 제 1 질화막 사이의 양 측면에 형성된 오믹 전극; 및상기 게이트 절연막 패턴을 통해 내열성 금속이 증착되어 형성되는 계단형의 게이트 전극을 포함하고, 상기 언더컷 영역에는 상기 게이트 전극과 상기 쇼트키층 사이에 공기공동(air-cavity)이 형성되며,상기 제 1 질화막은 상기 쇼트키층의 상면, 상기 캡층의 상면 및 상기 오믹 전극의 상면과 접하는반도체 소자
|
| 9 |
9
제 8항에 있어서,상기 반도체 기판은 SiC 기판, AlN 버퍼층, GaN 채널층, AlGaN 스페이서층 및 AlGaN 쇼트키층이 적층된 구조를 가지는반도체 소자
|
| 10 |
10
제 8항에 있어서,상기 게이트 전극은 스퍼터링(Sputtering)법에 의해 증착된 WNx, WSix, W 및 Mo 중 적어도 하나의 내열성 금속으로 형성되는반도체 소자
|
| 11 |
11
제 8항에 있어서,상기 오믹 전극은 Ti, Al, Ni, Pd 및 Au 중 적어도 하나의 금속으로 형성되는반도체 소자
|
