| 1 |
1
스위치 모드 전력 증폭기를 구동할 유사 디지털 신호를 생성하는 디지털 변조 장치에서, 기저대역 신호의 크기를 델타 시그마 변조하여 제1 신호를 출력하는 제1 저역 통과 델타 시그마 변조기, 상기 기저대역 신호의 위상을 델타 시그마 변조하여 제2 신호를 출력하는 제2 저역 통과 델타 시그마 변조기, 상기 제2 신호에 따라서 복수의 이산 위상을 가지는 복수의 반송펄스 신호 중에서 하나의 반송펄스 신호를 선택하여 출력하는 다중화기, 그리고 상기 하나의 반송펄스 신호와 상기 제1 신호를 이용하여 상기 유사 디지털 신호를 생성하는 논리곱 소자를 포함하는 디지털 변조 장치
|
| 2 |
2
제1항에서, 상기 제2 신호를 비트 신호로 변환하여 상기 다중화기로 출력하는 인코더를 더 포함하고, 상기 다중화기는 상기 비트 신호에 따라서 상기 하나의 반송펄스 신호를 선택하는 디지털 변조 장치
|
| 3 |
3
제1항에서, 상기 복수의 반송펄스 신호의 수는 2N개이고, 상기 비트 신호는 N비트인 디지털 변조 장치
|
| 4 |
4
제1항에서, 상기 복수의 이산 위상을 가지는 복수의 반송펄스 신호를 생성하여 상기 다중화기로 출력하는 다중 위상 발생기를 더 포함하는 디지털 변조 장치
|
| 5 |
5
제1항에서, 상기 제1 저역 통과 델타 시그마 변조기는 상기 하나의 반송펄스 신호의 상승 에지에 맞추어 동작하는 디지털 변조 장치
|
| 6 |
6
제1항에서, 상기 하나의 반송펄스 신호를 분주하여 상기 제1 저역 통과 델타 시그마 변조기로 출력하는 분주기를 더 포함하는 디지털 변조 장치
|
| 7 |
7
제1항에서, 상기 스위치 모드 전력 증폭기의 입력 구조가 정극성 입력 단자 및 부극성 입력 단자를 포함하는 차동 구조인 경우, 상기 논리곱 소자는 상기 하나의 반송펄스 신호의 정극성 신호와 상기 제1 신호를 논리곱 연산하여 상기 정극성 입력 단자로 출력하는 제1 논리곱 소자, 그리고 상기 하나의 반송펄스 신호의 부극성 신호와 상기 제1 신호를 논리곱 연산하여 상기 부극성 입력 단자로 출력하는 제2 논리곱 소자를 포함하는 디지털 변조 장치
|
| 8 |
8
제7항에서,상기 다중화기는 상기 하나의 반송펄스 신호를 상기 정극성 신호와 상기 부극성 신호로 변환하고, 상기 정극성 신호를 상기 제1 논리곱 소자로 출력하고 상기 부극성 신호를 상기 제2 논리곱 소자로 출력하는 디지털 변조 장치
|
| 9 |
9
디지털 변조 장치에서 스위치 모드 전력 증폭기의 입력 신호를 생성하는 방법으로, 상기 기저대역 신호의 크기를 델타 시그마 변조하여 제1 신호를 생성하는 단계, 기저대역 신호의 위상을 델타 시그마 변조하여 제2 신호를 생성하는 단계, 상기 제2 신호에 따라서 복수의 이산 위상을 가지는 복수의 반송펄스 신호 중에서 하나의 반송펄스 신호를 선택하는 단계, 그리고 상기 하나의 반송펄스 신호와 상기 제1 신호를 이용하여 상기 입력 신호로 사용할 유사 디지털 신호를 생성하는 단계를 포함하는 디지털 변조 방법
|
| 10 |
10
제9항에서, 상기 제1 신호를 생성하는 단계는 상기 하나의 반송펄스 신호에 따라서 결정되는 동작 주기로 상기 제1 신호를 출력하는 단계를 포함하는 디지털 변조 방법
|
| 11 |
11
제9항에서, 상기 하나의 반송펄스 신호를 선택하는 단계는 상기 제2 신호를 N 비트 신호로 변환하는 단계, 그리고 상기 N 비트 신호에 따라서 상기 복수의 반송펄스 신호 중에서 상기 하나의 반송펄스 신호를 선택하는 단계를 포함하고,상기 복수의 반송펄스 신호의 수는 2N개인 디지털 변조 방법
|
| 12 |
12
제9항에서, 상기 유사 디지털 신호를 생성하는 단계는 상기 하나의 반송펄스 신호와 상기 제1 신호를 논리곱 연산하는 단계를 포함하는 디지털 변조 방법
|
| 13 |
13
제9항에서, 상기 유사 디지털 신호를 생성하는 단계는 상기 하나의 반송펄스 신호의 정극성 신호와 상기 제1 신호를 논리곱 연산하는 단계, 그리고 상기 하나의 반송펄스 신호의 부극성 신호와 상기 제1 신호를 논리곱 연산하는 단계를 포함하는 디지털 변조 방법
|
