| 1 |
1
제1 도전형의 도펀트로 도핑된 기판;상기 기판 상에 배치된 제1 게이트 전극;상기 제1 게이트 전극 일 측의 상기 기판 내에 형성되고, 상기 제1 도전형과 다른 제2 도전형의 도펀트들로 도핑된 제1 바디 영역;상기 제1 게이트 전극의 일 측벽 상 및 상기 제1 바디 영역 상에 배치된 제2 게이트 전극; 및상기 제2 게이트 전극 일 측의 상기 제1 바디 영역 내에 형성되고, 상기 제1 도전형의 도펀트로 도핑된 소오스 영역을 포함하되,상기 제1 게이트 전극, 상기 제2 게이트 전극, 상기 제1 바디 영역, 및 상기 소오스 영역은 제1 단자에 공통으로 연결되고, 상기 제1 게이트 전극 아래의 상기 기판은 제2 단자에 연결된 전력 정류 소자
|
| 2 |
2
청구항 1에 있어서,상기 제1 게이트 전극 및 상기 기판 사이 및 상기 제2 게이트 전극 및 상기 기판 사이에 배치된 게이트 유전 패턴을 더 포함하되,상기 제2 게이트 전극은 상기 제1 게이트 전극의 상기 일 측벽에 접촉된 전력 정류 소자
|
| 3 |
3
청구항 1에 있어서,상기 제1 게이트 전극과 상기 기판 사이에 배치된 제1 게이트 유전 패턴; 및상기 제2 게이트 전극과 상기 기판 사이에 배치된 제2 게이트 유전 패턴을 더 포함하되,상기 제2 게이트 유전 패턴은 상기 제1 게이트 전극 및 상기 제2 게이트 전극 사이로 연장되는 전력 정류 소자
|
| 4 |
4
청구항 1에 있어서,상기 제1 및 제2 게이트 전극들 사이에 배치된 유전-스페이서;상기 제1 게이트 전극과 상기 기판 사이에 배치된 제1 게이트 유전 패턴; 및상기 제2 게이트 전극과 상기 기판 사이에 배치된 제2 게이트 유전 패턴을 더 포함하되,상기 유전-스페이서는 상기 제1 및 제2 게이트 유전 패턴들과 다른 유전 물질을 포함하는 전력 정류 소자
|
| 5 |
5
청구항 4에 있어서,상기 제1 게이트 유전 패턴은 옆으로 연장되어 상기 유전-스페이서와 상기 기판 사이에 배치된 전력 정류 소자
|
| 6 |
6
청구항 4에 있어서,상기 유전-스페이서는 아래로 연장되어, 상기 제1 및 제2 게이트 유전 패턴들 사이에 배치된 전력 정류 소자
|
| 7 |
7
청구항 1에 있어서,상기 제1 게이트 전극의 상부면은 상기 제2 게이트 전극의 상단 보다 낮은 전력 정류 소자
|
| 8 |
8
청구항 1에 있어서,상기 제1 바디 영역 아래의 상기 기판 내에 배치되고, 상기 제2 도전형의 도펀트들로 도핑된 제2 바디 영역을 더 포함하는 전력 정류 소자
|
| 9 |
9
청구항 8에 있어서,상기 제2 게이트 전극은 상기 제1 게이트 전극에 인접한 제1 측벽 및 상기 제1 측벽에 대향된 제2 측벽을 포함하고,상기 제2 바디 영역은 상기 제1 게이트 전극의 상기 제2 측벽에 정렬된 측벽을 갖는 전력 정류 소자
|
| 10 |
10
청구항 8에 있어서,상기 제2 바디 영역은 상기 제1 게이트 전극의 상기 일 측벽에 정렬된 측벽을 갖는 전력 정류 소자
|
| 11 |
11
청구항 1에 있어서,상기 제2 게이트 전극은 제1 게이트 전극을 기판 상에 증착된 게이트막에 에치백 공정을 수행하여 형성되는 전력 정류 소자
|
| 12 |
12
제1 도전형의 도펀트로 도핑된 기판;상기 기판 상에 배치된 제1 게이트 전극;상기 제1 게이트 전극과 상기 기판 사이에 배치된 게이트 유전 패턴;상기 제1 게이트 전극의 상부면 상에 배치된 토대 패턴;상기 토대 패턴 일 측의 상기 기판 내에 배치되고, 상기 제1 도전형과 다른 제2 도전형의 도펀트로 도핑된 제1 바디 영역;상기 토대 패턴의 일 측벽 상 및 상기 제1 게이트 전극의 상부면의 가장자리 상에 배치된 제2 게이트 전극, 상기 제2 게이트 전극은 상기 제1 바디 영역 상부에 배치되는 것; 및상기 제2 게이트 전극 일 측의 상기 제1 바디 영역 내에 배치되고, 상기 제1 도전형의 도펀트로 도핑된 소오스 영역을 포함하되,상기 제1 및 제2 게이트 전극들, 상기 제1 바디 영역, 및 상기 소오스 영역은 제1 단자에 공통으로 연결되고,상기 제1 게이트 전극 아래의 상기 기판은 제2 단자에 연결된 전력 정류 소자
|
| 13 |
13
청구항 12에 있어서,상기 제2 게이트 전극은 상기 토대 패턴에 인접한 제1 측벽 및 상기 제1 측벽에 대향된 제2 측벽을 갖고,상기 제1 게이트 전극은 상기 제2 게이트 전극의 상기 제2 측벽에 정렬된 측벽을 갖는 전력 정류 소자
|
| 14 |
14
청구항 12에 있어서,상기 제2 게이트 전극은 상기 제1 게이트 전극의 상기 상부면의 상기 가장자리에 접촉된 전력 정류 소자
|
| 15 |
15
청구항 12에 있어서,상기 토대 패턴과 상기 제1 게이트 전극 사이에 개재된 식각 정지 패턴을 더 포함하되,상기 식각 정지 패턴은 상기 토대 패턴에 대하여 식각 선택비를 갖는 유전 물질로 형성된 전력 정류 소자
|
| 16 |
16
청구항 12에 있어서,상기 제1 바디 영역 아래의 기판 내에 형성된 제2 바디 영역을 더 포함하되,상기 제2 바디 영역은 상기 제2 도전형의 도펀트들로 도핑된 전력 정류 소자
|
| 17 |
17
청구항 12에 있어서,상기 제2 게이트 전극은 제1 게이트 전극을 갖는 기판 상에 증착된 게이트막에 에치백 공정을 수행하여 형성되는 전력 정류 소자
|
| 18 |
18
제1 도전형의 도펀트로 도핑된 기판;상기 기판 상에 배치된 식각 정지 패턴;상기 식각 정지 패턴 일측의 상기 기판 내에 배치되고, 상기 제1 도전형과 다른 제2 도전형의 도펀트들로 도핑된 바디 영역;상기 식각 정지 패턴의 측벽 상 및 상기 바디 영역 상에 배치된 게이트 전극;상기 게이트 전극과 상기 바디 영역 사이에 개재된 게이트 유전 패턴; 및상기 게이트 전극 일측의 상기 바디 영역 내에 배치되고, 상기 제1 도전형의 도펀트로 도핑된 소오스 영역을 포함하되,상기 게이트 전극, 상기 바디 영역, 및 상기 소오스 영역은 제1 단자에 공통으로 연결되고, 상기 식각 정지 패턴 아래의 상기 기판은 제2 단자에 연결되고,상기 게이트 전극은 상기 식각 정지 패턴의 측벽에 인접한 제1 측벽, 및 상기 제1 측벽에 대향되고 라운드된 부분을 포함하는 제2 측벽을 포함하고,상기 게이트 전극의 상단은 상기 식각 정지 패턴의 상부면 보다 높은 전력 정류 소자
|
| 19 |
19
청구항 18에 있어서,상기 식각 정지 패턴 아래의 상기 기판 내에 형성된 표면 도프트 영역을 더 포함하되,상기 표면 도프트 영역은 상기 제1 도전형의 도펀트로 도핑되고,상기 표면 도프트 영역의 도펀트 농도는 상기 표면 도프트 영역 바로 아래의 기판의 도펀트 농도 보다 높은 전력 정류 소자
|
| 20 |
20
청구항 18에 있어서,상기 소오스 영역 일측의 기판 내에 형성된 가드링 영역을 더 포함하되,상기 가드링 영역은 상기 제2 도전형의 도펀트들로 도핑되고,상기 바디 영역은 상기 가드링 영역에 연결되고,상기 가드링 영역의 상부면은 상기 소오스 영역의 상부면 보다 낮게 리세스된 전력 정류 소자
|
