| 1 |
1
이이피롬 셀의 동작을 제어하기 해 외부로부터 제어 신호들을 수신하는 신호 입력 회로;상기 제어 신호들에 응답하여 이이피롬 셀에 연결된 두 개의 비트라인들로 양의 전압과 음의 전압을 각각 제공하는 비트라인 제어 회로; 및상기 제어 신호들에 응답하여 감지 동작 시의 센스 게이트 라인을 제어하고, 워드 라인으로 인가되는 양의 전압과 음의 전압을 인가하는 워드 라인 제어 회로를 포함하는 이이피롬 셀 제어 회로
|
| 2 |
2
제 1 항에 있어서,상기 입력 회로는기록과 소거, 또는 대기와 판독의 동작 중 하나를 선택하기 위한 동작 제어 신호를 입력받는 제 1 인버터;기록 모드와 소거 모드를 제어하는 기록/소거 모드 제어 신호를 입력받는 제 2 인버터; 및워드 라인 선택을 위한 워드 라인 선택 신호를 입력받는 제 3 인버터를 포함하는 이이피롬 셀 제어 회로
|
| 3 |
3
제 1 항에 있어서,상기 비트라인 제어 회로는상기 두 개의 비트 라인들 중 제 1 비트라인으로 음의 전압을 인가하기 위한 제어 신호들을 입력받는 제 1 앤드 게이트;상기 제 1 앤드 게이트에 연결되고, 상기 제 1 비트라인으로 음의 전압을 인가하는 제 1 전압 레벨 변환기;상기 두 개의 비트라인들 중 제 2 비트라인으로 양의 전압을 인가하기 위한 제어 신호들 입력받는 제 1 낸드 게이트; 및상기 제 1 낸드 게이트에 연결되고, 상기 제 2 비트라인으로 양의 전압을 인가하는 제 2 전압 레벨 변환기를 포함하는 이이피롬 셀 제어 회로
|
| 4 |
4
제 3 항에 있어서,상기 제 1 및 상기 제 2 전압 레벨 변환기 각각은신호를 입력받는 입력단;상기 입력된 신호를 전원 전압, 접지 전압, 최고 출력 전압, 최저 출력 전압, 중간 레벨 전압에 근거하여 전압을 변환하는 3단으로 연결된 전압 레벨 변환부들;상기 전압 레벨 변환부들로부터 전압 변환된 신호를 출력하는 출력단; 및상기 전압 레벨 변환부들 중에서 첫 번째 단에 위치한 전압 레벨 변환부를 구성하는 소자의 동작 전압의 편차가 있더라도 정상기능 동작을 가능하게 하고 전력소모를 억제하는 동작 전압 안정기를 포함하는 이이피롬 셀 제어 회로
|
| 5 |
5
제 4 항에 있어서,상기 동작 전압 안정기는상기 중간 레벨 전압에 연결된 두 개의 엔 모스 트랜지스터들을 포함하는 이이피롬 셀 제어 회로
|
| 6 |
6
제 1 항에 있어서,상기 워드 라인 제어 회로는상기 이이피롬 셀의 두 개의 감지 게이트 라인들로 판독 동작 시 서로 다른 전압을 인가하기 위한 제어 신호와 워드 라인 선택 신호를 수신하는 제 2 낸드 게이트; 및상기 제 2 낸드 게이트에 연결되고, 상기 이이피롬 셀의 감지 게이트 라인들로 판독 동작을 위한 동작 전압을 인가하는 제 1 인버터 회로를 포함하는 이이피롬 셀 제어 회로
|
| 7 |
7
제 1 항에 있어서,상기 워드 라인 제어 회로는판독 동작 시 읽기 전압 라인으로 인가되는 전압을 생성하기 위한 제어 신호와 워드 라인 선택 신호를 입력받고, 상기 읽기 전압 라인으로 읽기 전압을 인가하는 제 2 인버터 회로를 포함하는 이이피롬 셀 제어 회로
|
| 8 |
8
제 1 항에 있어서,상기 워드 라인으로 인가되는 양의 전압과 음의 전압 생성을 위한 제어 신호와 워드라인 선택 신호를 입력받는 씨모스 논리 회로;상기 씨모스 논리 회로에 연결되고, 상기 워드 라인으로 인가하기 위한 양의 전압을 생성하는 제 3 전압 레벨 변환기;상기 제 3 전압 레벨 변환기의 출력을 워드 라인으로 전달하는 제 1 전달 게이트;상기 씨모스 논리 회로에 연결되고, 상기 워드 라인으로 인가하기 위한 음의 전압을 생성하는 제 4 전압 레벨 변환기; 및상기 제 4 전압 레벨 변환기의 출력을 워드 라인으로 전달하는 제 2 전달 게이트를 포함하는 이이피롬 셀 제어 회로
|
| 9 |
9
제 8 항에 있어서,상기 제 1 전달 게이트와 상기 제 2 전달 게이트는 상호 간에 내부 드레인과 웰 사이에서 역바이어스 상태가 되어 상호 간에 신호가 유입되지 않는 이이피롬 셀 제어 회로
|
| 10 |
10
제 9 항에 있어서,상기 제 1 전달 게이트는 양의 전압, 영(0) 볼트, 및 하이 임피던스를 생성하고, 상기 제 2 전달 게이트는 음의 전압, 하이 임피던스를 생성하는 이이피롬 셀 제어 회로
|
| 11 |
11
제 8 항에 있어서,상기 씨모스 제어 회로는상기 제 3 전압 레벨 변환기의 양의 전압 생성을 위한 제어 신호와 워드라인 선택 신호를 입력받는 제 2 및 제 3 낸드 게이트들;상기 제 2 및 제 3 낸드 게이트들의 출력을 노어 연산을 통해 상기 제 3 전압 레벨 변환기로 출력하는 제 1 노어 게이트;상기 제 4 전압 레벨 변환기의 음의 전압 생성을 위한 제어 신호와 워드라인 선택 신호를 입력받는 제 4 및 제 5 낸드 게이트들; 및상기 제 4 및 제 5 낸드 게이트들의 출력을 노어 연산을 통해 상기 제 4 전압 레벨 변환기로 출력하는 제 2 노어 게이트를 포함하는 이이피롬 셀 제어 회로
|
| 12 |
12
제 8 항에 있어서,상기 제 3 및 상기 제 4 전압 레벨 변환기 각각은신호를 입력받는 입력단;상기 입력된 신호를 전원 전압, 접지 전압, 최고 출력 전압, 최저 출력 전압, 중간 레벨 전압에 근거하여 전압을 변환하는 3단으로 연결된 전압 레벨 변환부들;상기 전압 레벨 변환부들로부터 전압 변환된 신호를 출력하는 출력단; 및상기 전압 레벨 변환부들 중에서 첫 번째 단에 위치한 전압 레벨 변환부를 구성하는 소자의 동작 전압의 편차가 있더라도 정상기능 동작을 가능하게 하고 전력소모를 억제하는 동작 전압 안정기를 포함하는 이이피롬 셀 제어 회로
|
| 13 |
13
제 12 항에 있어서,상기 동작 전압 안정기는상기 중간 레벨 전압에 연결된 두 개의 엔 모스 트랜지스터들을 포함하는 이이피롬 셀 제어 회로
|
