| 1 |
1
LDPC(Low-Density Parity Check) 부호 또는 BCC(Binary Convolution Coding) 부호를 식별하는 단계;송수신기에 포함된 복수의 조각 메모리들-상기 복수의 조각 메모리들은 상기 LDPC 부호를 위한 톤 매핑 및 상기 BCC 부호를 위한 인터리빙을 지원함-의 복수의 어드레스들에 적어도 하나의 LLR(Log Likelihood Ratio)을 저장하는 단계; 및상기 식별 결과를 기초로 상기 복수의 조각 메모리들을 읽는 단계를 포함하고,상기 적어도 하나의 LLR을 저장하는 단계는,상기 송수신기의 수신단이 수신하는 IFFT(Inverse Fast Fourier Transform) 출력이 비트 리버싱 오더(Bit Reversing Order)인지 여부를 판단하는 단계; 및상기 판단 결과에 따라, 롬 테이블(ROM table)을 이용하여 상기 복수의 어드레스들에 저장된 상기 적어도 하나의 LLR을 재정렬하는 단계;를 포함하는, 메모리 구조를 이용한 인터리버 및 톤 매퍼의 결합 방법
|
| 2 |
2
제1항에 있어서,상기 적어도 하나의 LLR을 저장하는 단계는,상기 복수의 조각 메모리들 중 첫 번째 조각 메모리의 첫 번째 어드레스부터 마지막 조각 메모리의 마지막 어드레스까지 세로 방향으로 상기 적어도 하나의 LLR을 저장하는, 메모리 구조를 이용한 인터리버 및 톤 매퍼의 결합 방법
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 적어도 하나의 LLR을 저장하는 단계는,순환 시프트를 적용하여 상기 복수의 어드레스들에 상기 적어도 하나의 LLR을 저장하는, 메모리 구조를 이용한 인터리버 및 톤 매퍼의 결합 방법
|
| 5 |
5
제1항에 있어서,상기 복수의 조각 메모리들을 읽는 단계는,상기 복수의 조각 메모리들을 가로 방향으로 읽는, 메모리 구조를 이용한 인터리버 및 톤 매퍼의 결합 방법
|
| 6 |
6
제1항에 있어서,상기 복수의 조각 메모리들을 읽는 단계는,상기 복수의 어드레스들 중 어느 하나의 어드레스를 이용하여 상기 복수의 조각 메모리들로부터 복수의 블록 데이터들을 동시에 읽는 단계; 및상기 복수의 블록 데이터들 각각에 포함된 적어도 하나의 LLR에 기초하여 각각의 LLR에 해당하는 값들을 순차적으로 식별하는 단계;를 포함하는 메모리 구조를 이용한 인터리버 및 톤 매퍼의 결합 방법
|
| 7 |
7
제6항에 있어서,상기 복수의 조각 메모리들을 읽는 단계는,상기 복수의 어드레스들 중 첫 번째 어드레스부터 마지막 어드레스까지, 상기 복수의 블록 데이터들을 동시에 읽는 단계 및 상기 LLR에 해당하는 값들을 순차적으로 식별하는 단계를 반복적으로 수행하는 단계를 더 포함하는 메모리 구조를 이용한 인터리버 및 톤 매퍼의 결합 방법
|
| 8 |
8
제1항에 있어서,상기 복수의 조각 메모리들의 개수는 복수의 대역폭들과 대응하는, 메모리 구조를 이용한 인터리버 및 톤 매퍼의 결합 방법
|
| 9 |
9
제1항에 있어서,상기 복수의 어드레스들 중 어느 하나의 어드레스에 저장되는 상기 적어도 하나의 LLR의 개수는 변조 방식에 대응하는, 메모리 구조를 이용한 인터리버 및 톤 매퍼의 결합 방법
|
