맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

시간할당 알고리즘 기반의 인터폴레이션 필터

  • 기술번호 : KST2015091554
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 시간할당 알고리즘 기반의 인터폴레이션 필터가 개시된다. 인터폴레이션 필터는, 필터의 동작을 위한 인에이블 신호들을 생성하는 인에이블 생성부, 입력 값들을 생성하는 입력 생성부, 제1 인에이블 신호 및 제1 입력 값을 기반으로 제1 출력 값을 생성하는 제1 계산부, 제2 인에이블 신호 및 제2 입력 값을 기반으로 제2 출력 값을 생성하는 제2 계산부 및 제1 출력 값 또는 제2 출력 값을 최종 출력으로 선택하는 출력 선택부를 포함한다. 따라서, 출력 데이터에 대한 연속성을 보장할 수 있고, 필터의 시간 할당 알고리즘을 사용함으로써 하드웨어의 공유가 가능하여 필터 전체 면적을 감소시킬 수 있다.
Int. CL H03H 17/00 (2006.01.01)
CPC
출원번호/일자 1020130054430 (2013.05.14)
출원인 한국전자통신연구원
등록번호/일자 10-2063557-0000 (2020.01.02)
공개번호/일자 10-2014-0134486 (2014.11.24) 문서열기
공고번호/일자 (20200109) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.01.19)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박미정 대한민국 충남 공주시 산성시장
2 최장홍 대한민국 대전 서구
3 어익수 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인이상 대한민국 서울특별시 서초구 바우뫼로 ***(양재동, 우도빌딩 *층)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2013.05.14 수리 (Accepted) 1-1-2013-0425452-66
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
3 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2018.01.19 수리 (Accepted) 1-1-2018-0068482-89
4 선행기술조사의뢰서
Request for Prior Art Search		 2018.04.10 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search		 2018.07.09 수리 (Accepted) 9-1-2018-0034597-43
6 의견제출통지서
Notification of reason for refusal		 2019.02.25 발송처리완료 (Completion of Transmission) 9-5-2019-0136356-44
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2019.04.15 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2019-0381050-12
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2019.04.15 수리 (Accepted) 1-1-2019-0381034-92
9 최후의견제출통지서
Notification of reason for final refusal		 2019.06.12 발송처리완료 (Completion of Transmission) 9-5-2019-0419185-48
10 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2019.07.22 보정승인 (Acceptance of amendment) 1-1-2019-0746785-67
11 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2019.07.22 수리 (Accepted) 1-1-2019-0746769-36
12 등록결정서
Decision to grant		 2019.10.11 발송처리완료 (Completion of Transmission) 9-5-2019-0735805-82
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
요구된 샘플링 레이트(sampling rate)를 기반으로 인터폴레이션 필터(interpolation filter)의 동작을 위한 인에이블(enable) 신호들을 생성하는 인에이블 생성부;임의의 데이터(data)로부터 입력 값들을 생성하는 입력 생성부;인터폴레이션 동작이 수행되는 한 주기의 시간 구간들 중에서 제1 계산부에 할당된 제1 시간 구간에서 상기 인에이블 신호들 중 제1 인에이블 신호 및 상기 입력 값들 중 제1 입력 값들을 기반으로, 상기 요구된 샘플링 레이트를 가지는 제1 출력 값을 생성하는 제1 계산부;상기 인터폴레이션 동작이 수행되는 한 주기의 시간 구간들 중에서 제2 계산부에 할당된 제2 시간 구간에서 상기 인에이블 신호들 중 제2 인에이블 신호 및 상기 입력 값들 중 제2 입력 값들을 기반으로, 상기 요구된 샘플링 레이트를 가지는 제2 출력 값을 생성하는 제2 계산부; 및미리 설정된 선택 기준을 기반으로 상기 제1 출력 값 또는 상기 제2 출력 값을 최종 출력으로 선택하는 출력 선택부를 포함하고,상기 한 주기는 상기 인터폴레이션 필터가 입력 데이터 레이트를 최대 M배로 증가시키는 경우 M개의 시간 구간들로 구성되고,상기 제1 시간 구간과 상기 제2 시간 구간은 서로 다른 시간 구간이고, 상기 제1 시간 구간에서는 상기 제1 계산부가 동작되고, 상기 제2 시간 구간에서는 상기 제2 계산부가 동작되는 것을 특징으로 하는 인터폴레이션 필터
2 2
청구항 1에 있어서,상기 인에이블 생성부는,상기 인터폴레이션 필터에서 사용되는 클럭(clock) 신호를 미리 정의된 값으로 분주하여 상기 인에이블 신호들을 생성하는 것을 특징으로 하는 인터폴레이션 필터
3 3
청구항 2에 있어서,상기 인에이블 생성부는,상기 클럭 신호를 2 내지 2N(N은 정수)로 분주하여 상기 입력 생성부를 위한 인에이블 신호, 상기 제1 계산부를 위한 인에이블 신호, 상기 제2 계산부를 위한 인에이블 신호 및 상기 출력 선택부를 위한 인에이블 신호를 생성하는 것을 특징으로 하는 인터폴레이션 필터
4 4
청구항 1에 있어서,상기 입력 생성부는,시간 할당 알고리즘을 기반으로 상기 임의의 데이터의 입력 레이트(rate)에 따른 상기 입력 값들을 생성하는 것을 특징으로 하는 인터폴레이션 필터
5 5
청구항 1에 있어서,상기 제1 계산부는,상기 제1 시간 구간에서 상기 인터폴레이션 필터의 필터 계수 중 짝수 번째 필터 계수에 기반하여 상기 제1 출력 값을 생성하는 것을 특징으로 하는 인터폴레이션 필터
6 6
청구항 1에 있어서,상기 제1 계산부는,상기 제1 인에이블 신호를 기반으로 상기 제1 입력 값들 중 하나에 대한 제1 지연 값들을 생성하는 제1 지연부;상기 제1 시간 구간을 기반으로 상기 제1 지연 값들 중 하나의 값을 선택하여 출력하는 복수개의 먹스(multiplexer, MUX)들을 포함하는 제1 먹스부;상기 제1 먹스부의 상기 복수개의 먹스들의 출력과 상기 인터폴레이션 필터의 필터 계수 값들에 대한 각각의 곱셈 결과들을 생성하고, 상기 각각의 곱셈 결과들을 모두 더하여 제1 출력 후보 값을 생성하는 제1 연산부; 및상기 인터폴레이션 필터의 동작 모드를 기반으로 상기 제1 입력 값들 중 다른 하나에 기초한 출력 후보 값 또는 상기 제1 출력 후보 값을 상기 제1 출력 값으로 선택하는 제1 선택부를 포함하는 것을 특징으로 하는 인터폴레이션 필터
7 7
청구항 6에 있어서,상기 제1 지연부는,캐스케이드(cascade) 구조로 연결된 복수의 지연 블록을 포함하되,각각의 상기 지연 블록은 미리 정의된 시간할당 알고리즘을 기반으로 상기 제1 입력 값들 중 하나를 지연시켜 출력하는 것을 특징으로 하는 인터폴레이션 필터
8 8
청구항 7에 있어서,상기 제1 지연부는,복수의 상기 지연 블록의 개수를 기반으로 각각의 상기 지연 블록에 대한 출력 계산 구간을 설정하고, 상기 설정된 출력 계산 구간에서 상기 제1 입력 값들 중 하나를 지연시켜 출력하는 것을 특징으로 하는 인터폴레이션 필터
9 9
청구항 7에 있어서,상기 제1 연산부는,복수의 곱셈기 및 복수의 덧셈기를 포함하되,복수의 상기 곱셈기는 복수의 상기 지연 블록과 동일한 개수를 가지고, 복수의 상기 덧셈기는 복수의 상기 곱셈기의 개수보다 하나 적은 것을 특징으로 하는 인터폴레이션 필터
10 10
청구항 1에 있어서,상기 제2 계산부는,복수의 시간 구간 중에서 할당된 제2 시간 구간에서 동작하고,상기 인터폴레이션 필터의 필터 계수 중 홀수 번째 필터 계수에 기반하여 상기 제2 출력 값을 생성하는 것을 특징으로 하는 인터폴레이션 필터
11 11
청구항 1에 있어서,상기 제2 계산부는,상기 제2 인에이블 신호를 기반으로 상기 제2 입력 값들 중 하나에 대한 지연 값들을 생성하는 제2 지연부;복수의 시간 구간 중에서 할당된 제2 시간 구간을 기반으로 상기 제2 입력 값들에 대한 지연 값들을 선택하여 출력하는 제2 먹스부;상기 제2 먹스부의 출력들과 상기 인터폴레이션 필터의 필터 계수 값들에 대한 각각의 곱셈 결과들을 생성하고, 상기 각각의 곱셈 결과들을 모두 더하여 제2 출력 후보 값을 생성하는 제2 연산부; 및상기 인터폴레이션 필터의 동작 모드를 기반으로 상기 제2 입력 값들 중 다른 하나에 기초한 출력 후보 값 또는 상기 제2 출력 후보 값을 상기 제2 출력 값으로 선택하는 제2 선택부를 포함하는 것을 특징으로 하는 인터폴레이션 필터
12 12
청구항 11에 있어서,상기 제2 지연부는,캐스케이드 구조로 연결된 복수의 지연 블록을 포함하되,각각의 상기 지연 블록은 미리 정의된 시간할당 알고리즘을 기반으로 상기 제2 입력 값 중 하나를 지연시켜 출력하는 것을 특징으로 하는 인터폴레이션 필터
13 13
청구항 12에 있어서,상기 제2 지연부는,복수의 상기 지연 블록의 개수를 기반으로 각각의 상기 지연 블록에 대한 출력 계산 구간을 설정하고, 상기 설정된 출력 계산 구간에서 상기 제2 입력 값 중 하나를 지연시켜 출력하는 것을 특징으로 하는 인터폴레이션 필터
14 14
청구항 12에 있어서,상기 제2 연산부는,복수의 곱셈기 및 복수의 덧셈기를 포함하되,복수의 상기 곱셈기는 복수의 상기 지연 블록과 동일한 개수를 가지고, 복수의 상기 덧셈기는 복수의 상기 곱셈기의 개수보다 하나 적은 것을 특징으로 하는 인터폴레이션 필터
15 15
청구항 1에 있어서,상기 출력 선택부는,상기 제2 출력 값을 미리 설정된 값만큼 지연시키고, 임의의 제어 신호를 기반으로 상기 제1 출력 값과 상기 미리 설정된 값만큼 지연된 제2 출력 값 중 하나를 선택하여 출력하는 것을 특징으로 하는 인터폴레이션 필터
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US09509283 US 미국 FAMILY
2 US20150019607 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2015019607 US 미국 DOCDBFAMILY
2 US9509283 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 ㈜아이앤씨테크놀로지 산업융합원천기술개발사업(조기성과창출형과제) 2세대/3세대/4세대 이동통신을 지원하는 RFIC/PAM 개발