| 1 |
1
소정의 임피던스 값을 가지는 입력 선로와, 상기 입력 선로와 연결되는 트랜스포머 선로와, 상기 트랜스포머 선로에서 양분되는 제 1 및 제 2 출력 선로와, 상기 제 1 및 제 2 출력 선로들 간에 연결되는 격리 저항을 가지는 윌킨슨 전력 분배기(Wilkinson Power Divider)에 있어서,상기 윌킨슨 전력 분배기의 하부에 배치되며, 적어도 하나의 복합 재료로 이루어진 유전체층;상기 트랜스포머 선로와 제 1 출력 선로 간에 직렬로 연결되는 제 1 CRLH(Composite Right/Left Handed) 전송 선로; 및상기 트랜스포머 선로와 제 2 출력 선로 간에 직렬로 연결되는 제 2 CRLH 전송 선로를 포함하는 전력 분배기
|
| 2 |
2
제 1 항에 있어서,상기 제 1 CRLH 전송 선로와 제 2 CRLH 전송 선로는,두 개의 직렬 인턱터와 병렬 커패시터를 포함하는 RH 전송선 및 두 개의 직렬 커패시터와 병렬 인덕터를 포함하는 LH 전송선의 결합으로 등가화될 수 있는 것인 전력 분배기
|
| 3 |
3
제 2 항에 있어서,상기 LH 전송선에 포함되는 직렬 커패시터는 하기 수학식을 통하여 값이 결정되는 것인 전력 분배기:여기서, CL 은 LH 전송선에 포함되는 직렬 커패시터를 의미하고, ωL은 LH 전송선의 차단 주파수(Cutoff Frequency)를 의미하고, ZL은 LH 전송선의 특성 임피던스를 의미한다
|
| 4 |
4
제 3 항에 있어서,상기 LH 전송선의 차단 주파수와 특성 임피던스는 하기 수학식과 같이 정의되는 것인 전력 분배기:, 여기서, ω0은 중심 주파수를 의미하고, ωCL은 상기 LH 전송선에 포함된 직렬 커패시터와 병렬 인덕터에 의해 생성되는 차단 주파수를 의미하고, ωse, ωSh는 각각 상기 LH 전송선 및 RH 전송선에 포함된 직렬 커패시터와 직렬 인덕터, 병렬 커패시터와 병렬 인덕터에 의한 공진 주파수를 의미하며, ωL0은 상기 LH 전송선의 통과 대역에서의 중심 주파수를 의미한다
|
| 5 |
5
제 3 항에 있어서,상기 LH 전송선에 포함되는 병렬 인덕터는 하기 수학식을 통하여 값이 결정되는 것인 전력 분배기:여기서, LL은 LH 전송선에 포함되는 병렬 인덕터를 의미하고, ZL은 LH 전송선의 특성 임피던스를 의미하고, CL 은 LH 전송선에 포함되는 직렬 커패시터를 의미한다
|
| 6 |
6
제 3 항에 있어서,상기 RH 전송선에 포함되는 직렬 인덕터는 하기 수학식을 통하여 값이 결정되는 것인 전력 분배기:여기서, LR은 RH 전송선에 포함되는 직렬 인덕터를 의미하고, ωse는 상기 LH 전송선 및 RH 전송선에 포함된 직렬 커패시터와 직렬 인덕터에 의한 공진 주파수를 의미하며, CL 은 LH 전송선에 포함되는 직렬 커패시터를 의미한다
|
| 7 |
7
제 5 항에 있어서,상기 RH 전송선에 포함되는 병렬 커패시터는 하기 수학식을 통하여 값이 결정되는 것인 전력 분배기:여기서, CR은 RH 전송선에 포함되는 병렬 커패시터를 의미하고, ωsh는 상기 LH 전송선 및 RH 전송선에 포함된 병렬 커패시터와 병렬 인덕터에 의한 공진 주파수를 의미하며, LL은 LH 전송선에 포함되는 병렬 인덕터를 의미한다
|
| 8 |
8
제 1 항에 있어서,상기 제 1 출력 선로 및 제 2 출력 선로에서 출력되는 전력의 분배비는 블로크 임피던스(Bloch Impedance)에 대응하여 조절되는 것인 전력 분배기
|
| 9 |
9
제 8 항에 있어서,상기 블로크 임피던스는 하기 수학식을 통하여 값이 결정되는 것인 전력 분배기:여기서, ZB는 블로크 임피던스를 의미하고, ωSE, ωSh는 각각 상기 LH 전송선 및 RH 전송선에 포함된 직렬 커패시터와 직렬 인덕터, 병렬 커패시터와 병렬 인덕터에 의한 공진 주파수를 의미하며, ωL은 LH 전송선의 차단 주파수(Cutoff Frequency)를 의미하고, ZL은 LH 전송선의 특성 임피던스를 의미한다
|
| 10 |
10
제 1 항에 있어서,상기 제 1 CRLH 전송 선로는,제1단이 상기 트랜스포머의 제2단과 연결되는 제 1 인덕터;제1단이 상기 제 1 인덕터의 제2단과 연결되는 제 1 커패시터;제1단이 각각 상기 제 1 커패시터의 제2단과 연결되고, 제2단이 각각 기준점(Reference)에 연결되는 제 2 인덕터 및 제 2 커패시터;제1단이 상기 제 1 커패시터의 제2단 및 상기 제 2 인덕터와 제 2 커패시터의 제1단과 연결되는 제 3 인덕터; 및제1단이 상기 제 3 인덕터의 제2단과 연결되고, 제2단이 상기 제 1 출력 선로와 연결되는 제 3 커패시터를 포함하는 것인, 전력 분배기
|
| 11 |
11
제 1 항에 있어서,상기 제 2 CRLH 전송 선로는,제1단이 상기 트랜스포머의 제2단과 연결되는 제 4 인덕터;제1단이 상기 제 4 인덕터의 제2단과 연결되는 제 4 커패시터;제1단이 각각 상기 제 4 커패시터의 제2단과 연결되고, 제2단이 각각 기준점(Reference)에 연결되는 제 5 인덕터 및 제 5 커패시터;제1단이 상기 제 4 커패시터의 제2단 및 상기 제 5 인덕터와 제 5 커패시터의 제1단과 연결되는 제 6 인덕터; 및제1단이 상기 제 5 인덕터의 제2단과 연결되고, 제2단이 상기 제 2 출력 선로와 연결되는 제 6 커패시터를 포함하는 것인, 전력 분배기
|
| 12 |
12
소정의 임피던스 값을 가지는 입력 선로와, 상기 입력 선로와 연결되는 트랜스포머 선로와, 상기 트랜스포머 선로에서 다분되는 제 1 내지 제 4 출력 선로와, 상기 제 1 내지 제 4 출력 선로들 간에 연결되는 제 1 및 제 2 격리 저항을 가지는 윌킨슨 전력 분배기(Wilkinson Power Divider)에 있어서,상기 윌킨슨 전력 분배기의 상부 및 하부에 배치되며, 적어도 하나의 복합 재료로 이루어진 상하부 유전체층;상기 트랜스포머 선로와 제 1 출력 선로 간에 직렬로 연결되는 제 1 CRLH(Composite Right/Left Handed) 전송 선로;상기 트랜스포머 선로와 제 2 출력 선로 간에 직렬로 연결되는 제 2 CRLH 전송 선로;상기 트랜스포머 선로와 제 3 출력 선로 간에 직렬로 연결되는 제 3 CRLH 전송 선로; 및상기 트랜스포머 선로와 제 4 출력 선로 간에 직렬로 연결되는 제 4 CRLH 전송 선로를 포함하는 전력 분배기
|
| 13 |
13
제 12 항에 있어서,상기 제 1 격리 저항은 상기 제 1 CRLH 전송 선로와 제 2 CRLH 전송 선로 간에 연결되고,상기 제 2 격리 저항은 상기 제 3 CRLH 전송 선로와 제 4 CRLH 전송 선로 간에 연결되는 것인 전력 분배기
|
| 14 |
14
제 12 항에 있어서,상기 제 1 출력 선로 내지 제 4 출력 선로에서 출력되는 전력의 분배비는 블로크 임피던스(Bloch Impedance)에 대응하여 조절되는 것인 전력 분배기
|
| 15 |
15
소정의 임피던스 값을 가지는 입력 선로와, 상기 입력 선로와 연결되는 트랜스포머 선로와, 상기 트랜스포머 선로에서 양분되는 제 1 및 제 2 출력 선로와, 상기 제 1 및 제 2 출력 선로들 간에 연결되는 제 1 및 제 2 격리 저항을 가지는 윌킨슨 전력 분배기(Wilkinson Power Divider)에 있어서,상기 윌킨슨 전력 분배기의 상부 및 하부에 배치되며, 적어도 하나의 복합 재료로 이루어진 상하부 유전체층;상기 트랜스포머 선로와 상기 제 1 격리 저항 간에 직렬로 연결되는 제 1 CRLH(Composite Right/Left Handed) 전송 선로;상기 제 1 격리 저항과 상기 제 1 출력 선로 간에 직렬로 연결되는 제 2 CRLH 전송 선로;상기 트랜스포머 선로와 상기 제 1 격리 저항 간에 직렬로 연결되는 제 3 CRLH 전송 선로; 및상기 제 1 격리 저항과 상기 제 2 출력 선로 간에 직렬로 연결되는 제 4 CRLH 전송 선로를 포함하는 전력 분배기
|
| 16 |
16
제 15 항에 있어서,상기 제 1 격리 저항은 제1단이 상기 제 1 CRLH 전송 선로의 제2단 및 제 2 CRLH 전송 선로의 제1단과 연결되고, 제2단이 상기 제 3 CRLH 전송 선로의 제2단 및 제 4 CRLH 전송 선로의 제1단과 연결되고,상기 제 2 격리 저항은 제1단이 상기 제 2 CRLH 전송 선로의 제2단 및 상기 제 1 출력 선로 간에 연결되고, 제2단이 상기 제 4 CRLH 전송 선로의 제2단 및 상기 제 2 출력 선로 간에 연결되는 것인 전력 분배기
|
| 17 |
17
제 15 항에 있어서,상기 제 1 출력 선로 및 제 2 출력 선로에서 출력되는 전력의 분배비는 블로크 임피던스(Bloch Impedance)에 대응하여 조절되는 것인 전력 분배기
|
