| 1 |
1
제 1 입력단, 상기 제 1 입력단의 차동 입력을 수신하는 제 2 입력단 및 출력단을 포함하는 연산 증폭기;상기 연산 증폭기의 출력단으로부터 출력되는 신호를 반전하여 출력하는 반전 회로;상기 제 1 입력단 및 제 1 노드 사이에 연결된 제 1 저항;상기 연산 증폭기의 출력단 및 상기 제 1 노드 사이에 연결된 제 2 저항;상기 제 1 입력단 및 입력 신호 사이에 연결된 제 3 저항;상기 제 2 입력단 및 상기 제 1 노드 사이에 연결된 제 1 캐패시터;상기 연산 증폭기의 출력단 및 상기 반전 회로의 출력단 사이에 연결된 제 2 캐패시터; 및상기 연산 증폭기의 출력단 및 상기 제 1 입력단 사이에 연결된 제 3 캐패시터를 포함하고,상기 제 2 입력단은 접지 전압과 연결되는 2차 루프 필터
|
| 2 |
2
제 1 항에 있어서,상기 제 1 내지 제 3 캐패시터들은 가변 캐패시터들 이거나 또는 상기 제 1 내지 제 3 저항들은 가변 저항들인 2차 루프 필터
|
| 3 |
3
제 2 항에 있어서,상기 제 1 캐패시터와 병렬 연결된 제 4 저항을 더 포함하는 2차 루프 필터
|
| 4 |
4
제 2 항에 있어서,상기 제 1 및 제 3 캐패시터들의 캐패시턴스 값들은 상기 2차 루프 필터가 로우 패스 필터 동작을 수행하도록 조절되는 2차 루프 필터
|
| 5 |
5
제 3 항에 있어서,상기 2차 루프 필터의 전달 함수의 분모의 1차항이 0이 되도록, 상기 제 2 또는 상기 제 3 캐패시터이 조절되는 2차 루프 필터
|
| 6 |
6
제 2 항에 있어서,상기 연산 증폭기는연산 상호컨덕턴스 증폭기(OTA; Operational Transconductance Amplifier)인 2차 루프 필터
|
| 7 |
7
제 2 항에 있어서,상기 제 1 노드에서 발생된 기생 캐패시턴스는 상기 제 1 캐패시터에 의해 조절되는 2차 루프 필터
|
| 8 |
8
제 1 입력단, 제 2 입력단, 제 1 출력단, 및 제 2 출력단을 포함하는 연산 증폭기;상기 제 1 입력단 및 제 1 노드 사이에 연결된 제 1 저항;상기 제 1 출력단 및 상기 제 1 노드 사이에 연결된 제 2 저항;상기 제 1 입력단 및 제 1 입력 신호 사이에 연결된 제 3 저항;상기 제 2 입력단 및 제 2 노드 사이에 연결된 제 4 저항;상기 제 2 출력단 및 상기 제 2 노드 사이에 연결된 제 5 저항;상기 제 2 입력단 및 제 2 입력 신호 사이에 연결된 제 6 저항;상기 제 1 노드 및 상기 제 2 노드 사이에 연결된 제 1 캐패시터;상기 제 2 출력단 및 상기 제 1 노드 사이에 연결된 제 2 캐패시터;상기 제 1 입력단 및 상기 제 1 출력단 사이에 연결된 제 3 캐패시터;상기 제 1 출력단 및 상기 제 2 노드 사이에 연결된 제 4 캐패시터; 및상기 제 2 입력단 및 상기 제 2 출력단 사이에 연결된 제 5 캐패시터를 포함하고,상기 제 1 및 제 2 입력단들은 서로 차동 입력단들이고, 상기 제 1 및 제 2 출력단들은 서로 차동 출력단들이고, 상기 제 1 및 제 2 입력 신호들은 서로 차동 입력 신호들인 2차 루프 필터
|
| 9 |
9
제 8 항에 있어서,상기 제 1 내지 제 5 캐패시터들은 가변 캐패시터들이거나 또는 상기 제 1 내지 제 6 저항들은 가변 저항들인 2차 루프 필터
|
| 10 |
10
제 9 항에 있어서,상기 제 1 캐패시터와 병렬 연결된 제 7 저항을 더 포함하는 2차 루프 필터
|
| 11 |
11
입력 신호 및 아날로그 신호의 차이를 적분하여 출력하는 2차 루프 필터;상기 2차 루프 필터로부터 출력된 신호를 양자화 하여 출력 신호를 출력하는 양자화기; 및상기 양자화기로부터 출력된 신호를 디지털 아날로그 변환하여 상기 아날로그 신호를 출력하는 디지털 아날로그 컨버터를 포함하고,상기 2차 루프 필터는제 1 입력단, 상기 제 1 입력단의 차동 입력을 수신하는 제 2 입력단 및 출력단을 포함하는 연산 증폭기;상기 연산 증폭기의 출력단으로부터 출력되는 신호를 반전하여 출력하는 반전 회로;상기 제 1 입력단 및 제 1 노드 사이에 연결된 제 1 저항;상기 연산 증폭기의 출력단 및 상기 제 1 노드 사이에 연결된 제 2 저항;상기 제 1 입력단 및 입력 신호 사이에 연결된 제 3 저항;상기 제 2 입력단 및 상기 제 1 노드 사이에 연결된 제 1 캐패시터;상기 연산 증폭기의 출력단 및 상기 반전 회로의 출력단 사이에 연결된 제 2 캐패시터;상기 연산 증폭기의 출력단 및 상기 제 1 입력단 사이에 연결된 제 3 캐패시터를 포함하고,상기 제 2 입력단은 접지 전압과 연결되는 다차 델타 시그마 변조기
|
| 12 |
12
제 11 항에 있어서,상기 제 1 내지 제 3 캐패시터들은 가변 캐패시터들이거나 또는 상기 제 1 내지 제 3 저항들은 가변 저항들인 다차 델타 시그마 변조기
|
| 13 |
13
제 12 항에 있어서,상기 입력 신호 및 상기 2차 루프 필터의 입력단 사이에 제공되는 적분기를 더 포함하고,상기 적분기는 상기 입력 신호 및 상기 아날로그 신호의 차이를 적분하여 상기 2차 루프 필터로 전송하는 다차 델타 시그마 변조기
|
| 14 |
14
제 12 항에 있어서,n(n은 0보다 큰 자연수)개의 루프 필터들을 더 포함하고,상기 n개의 루프 필터들 및 상기 2차 루프 필터는 직렬 연결되며, 상기 직렬 연결된 상기 n개 루프 필터들 및 상기 2차 루프 필터로부터 최종 출력된 신호를 양자화하여 상기 출력 신호를 출력하는 다차 델타 시그마 변조기
|
| 15 |
15
제 12 항에 있어서,상기 n의 크기가 커질수록 상기 다차 델타 시그마 변조기의 잡음 전달 함수(NFT)의 크기가 단계적으로 증가하는 다차 델타 시그마 변조기
|
