| 1 |
1
기판 상에 제공된 활성영역;상기 기판의 일측에 매립된 단일 공동으로 구성된 유입 채널;상기 기판의 타측에 매립된 단일 공동으로 구성된 유출 채널;상기 기판에 매립된 다수의 공동들로 구성되며 일단은 상기 유입 채널의 측면에 연결되고 타단은 상기 유출 채널의 측면에 연결되는 복수개의 마이크로 채널들을 포함하는 마이크로 채널 어레이; 및상기 마이크로 채널들을 이격시켜 구분하는 마이크로 히트 싱크 어레이를;포함하되,상기 마이크로 히트 싱크 어레이는 상기 기판 및 도전막을 포함하는 반도체 소자
|
| 2 |
2
제 1항에 있어서,상기 기판은;상기 활성영역이 배치되는 제 1 면; 및상기 제 1 면의 반대면인 제 2 면을 포함하고,상기 유입 채널, 상기 유출 채널, 상기 마이크로 채널 어레이, 및 상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면에 배치되는 반도체 소자
|
| 3 |
3
제 1항에 있어서,상기 유입 채널의 일단에 있는 입구 및 상기 유출 채널의 일단에 있는 출구는 상기 기판의 서로 마주보는 측에 형성되는 반도체 소자
|
| 4 |
4
제 1항에 있어서,상기 유입 채널의 일단에 있는 입구 및 상기 유출 채널의 일단에 있는 출구는 상기 기판의 같은 측에 형성되는 반도체 소자
|
| 5 |
5
제 1항에 있어서,상기 유입 채널, 상기 마이크로 채널 어레이, 및 상기 유출 채널을 통해 흐르는 냉각매체는 액체, 기체, 그 혼합물질, 및 초임계 유체 중 적어도 하나를 포함하는 반도체 소자
|
| 6 |
6
삭제
|
| 7 |
7
제 1항에 있어서,상기 유입 채널을 구성하는 상기 단일 공동, 상기 유출 채널을 구성하는 상기 단일 공동, 및 상기 마이크로 채널 어레이를 구성하는 상기 다수의 공동들은 서로 연결되는 반도체 소자
|
| 8 |
8
제 1항에 있어서,상기 기판은:상기 활성영역이 배치되는 제 1 면; 및상기 제 1 면의 반대면인 제 2 면을 포함하고,상기 도전막은:상기 기판의 제 2 면 상에 제공된 제 1 도전막; 및상기 제 1 도전막 상에 제공되어 상기 유입 채널을 구성하는 상기 단일 공동, 상기 유출 채널을 구성하는 상기 단일 공동, 및 상기 마이크로 채널 어레이를 구성하는 상기 다수의 공동들을 밀봉하는 제 2 도전막을;포함하는 반도체 소자
|
| 9 |
9
제 2항에 있어서,상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면 상에 분포되어 제 1 방향으로 연장되고 상기 제 1 방향과 교차하는 제 2 방향으로 이격된 복수개의 판들을 포함하는 반도체 소자
|
| 10 |
10
제 2항에 있어서,상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면 상에 분포되어 제 1 방향 및 상기 제 1 방향과 교차하는 제 2 방향으로 이격된 복수개의 판들을 포함하는 반도체 소자
|
| 11 |
11
제 2항에 있어서,상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면 상에 분포된 복수개의 원기둥을 포함하는 반도체 소자
|
| 12 |
12
제 2항에 있어서,상기 마이크로 히트 싱크 어레이는 상기 기판의 제 2 면 상에 분포된 복수개의 직육면체를 포함하는 반도체 소자
|
| 13 |
13
제 1항에 있어서,상기 도전막은 무기물질, 유기물질, 및 그 혼합물질 중 적어도 하나를 포함하는 반도체 소자
|
| 14 |
14
제 1항에 있어서,상기 도전막은 단층 또는 복수의 층으로 구성되는 반도체 소자
|
| 15 |
15
기판을 제공하는 단계;상기 기판의 하부면에 활성영역을 형성하는 단계;상기 기판의 상부면에 제 1 도전막을 형성하는 단계;상기 제 1 도전막을 식각 마스크로 이용하는 식각으로 상기 기판을 패터닝하여 상기 기판의 내부에 다수의 열린 공동들을 형성하는 단계; 및상기 제 1 도전막 상에 제 2 도전막을 형성하여 상기 다수의 열린 공동들을 밀봉하는 단계를;포함하는 반도체 소자 제조방법
|
| 16 |
16
제 15항에 있어서,상기 기판의 내부에 다수의 열린 공동들을 형성하는 단계는,상기 제 1 도전막을 식각 마스크로 이용하는 식각으로 상기 기판의 상부면으로부터 상기 기판의 하부면을 향하는 수직 방향으로 상기 기판을 비등방적으로 식각하여 다수의 트렌치(trench)들을 형성하는 단계; 및상기 다수의 트렌치들을 추가로 등방적으로 식각하여 상기 다수의 열린 공동들을 형성하는 단계를 포함하는 반도체 소자 제조방법
|
| 17 |
17
제 16항에 있어서,상기 다수의 트렌치들을 비등방적으로 식각하는 것은 반응성 이온 식각법(reactive ion etching: RIE) 또는 심도 반응성 이온 식각법(deep-RIE)을 이용하는 반도체 소자 제조방법
|
| 18 |
18
제 16항에 있어서,상기 다수의 트랜치들을 등방적으로 식각하는 것은 플라즈마 식각법 또는 기상 식각법(gas phase etching)을 이용하는 반도체 소자 제조방법
|
| 19 |
19
제 15항에 있어서,상기 제 1 및 제 2 도전막들을 형성하는 것은 전자빔 기화법(e-beam evaporation) 또는 스퍼터링법(sputtering)을 이용하는 반도체 소자 제조방법
|
