| 1 |
1
전자 장치 사이에서 신호를 송수신하기 위한 인터페이스 회로에 있어서,출력 데이터에 기초하여 생성된 병렬의 송신 패킷 전기 신호를 직렬화하여 출력하고, 직렬의 수신 패킷 전기 신호를 병렬화하고 상기 병렬화된 수신 패킷 전기 신호의 오류 여부에 따라 상기 병렬화된 수신 패킷 전기 신호를 번역하여 입력 데이터를 생성하기 위한 광 연결 프로토콜 관리부; 및상기 직렬화된 송신 패킷 전기 신호를 송신 패킷 광 신호로 변환하여 출력하고, 수신 패킷 광 신호를 제공받아 상기 직렬의 수신 패킷 전기 신호로 변환하여 상기 광 연결 프로토콜 관리부로 제공하기 위한 전자-광학 변환부를 포함하는 인터페이스 회로
|
| 2 |
2
제 1 항에 있어서,상기 광 연결 프로토콜 관리부는:상기 출력 데이터에 기초하여 송신 헤더 패킷에 포함될 송신 헤더 비트열과 송신 데이터 패킷에 포함될 송신 데이터 비트열을 저장하고, 상기 송신 헤더 패킷에 포함될 모든 송신 헤더 비트열이 저장되면 상기 송신 헤더 패킷을 출력하고, 상기 송신 데이터 패킷에 포함될 모든 송신 데이터 비트열이 저장되면 상기 송신 데이터 패킷을 출력하기 위한 송신 패킷 버퍼 유닛;상기 송신 헤더 패킷 및 상기 송신 데이터 패킷에 기초하여 오류 검사용 데이터를 생성하고, 상기 송신 헤더 패킷, 상기 송신 데이터 패킷, 및 상기 오류 검사용 데이터를 연결하여 상기 병렬의 송신 패킷 전기 신호를 생성하기 위한 송신 패킷 생성 유닛; 및상기 생성된 병렬의 송신 패킷 전기 신호를 직렬화하여 상기 전자-광학 변환부로 제공하는 송신 패킷 직렬화 유닛을 포함하는 인터페이스 회로
|
| 3 |
3
제 2 항에 있어서,상기 송신 헤더 패킷은 패킷의 비트열의 길이, 및 상기 출력 데이터가 복수의 송신 패킷으로 변환되는 경우 상기 복수의 송신 패킷 각각을 번역할 순서 중 적어도 하나에 대한 정보를 포함하는 인터페이스 회로
|
| 4 |
4
제 2 항에 있어서,상기 광 연결 프로토콜 관리부는:상기 출력 데이터에 기초하여 상기 송신 헤더 비트열 및 상기 송신 데이터 비트열을 생성하기 위한 비트열 생성 유닛을 더 포함하는 인터페이스 회로
|
| 5 |
5
제 2 항에 있어서,상기 광 연결 프로토콜 관리부는:상기 직렬의 수신 패킷 전기 신호를 병렬화하기 위한 수신 패킷 병렬화 유닛;상기 병렬화된 수신 패킷 전기 신호에 오류가 있는지 여부를 검사하는 수신 패킷 검사 유닛; 및상기 병렬화된 수신 패킷 전기 신호에 오류가 없는 경우 상기 병렬화된 수신 패킷 전기 신호에 포함된 수신 헤더 패킷과 수신 데이터 패킷을 번역하여 상기 입력 데이터를 생성하는 수신 패킷 번역 유닛을 더 포함하는 인터페이스 회로
|
| 6 |
6
제 5 항에 있어서,상기 광 연결 프로토콜 관리부는:상기 병렬화된 수신 패킷 전기 신호에 오류가 없는 경우 상기 수신 헤더 패킷과 상기 수신 데이터 패킷을 저장하기 위한 수신 패킷 퍼버 유닛을 더 포함하는 인터페이스 회로
|
| 7 |
7
제 5 항에 있어서,상기 병렬화된 수신 패킷 전기 신호에 오류가 있는 경우, 상기 수신 패킷 검사 유닛의 제어에 따라, 오류를 갖지 않는 병렬화된 수신 패킷 전기 신호를 제공받기 위한 명령에 대응하는 상기 송신 패킷 광 신호가 출력되는 인터페이스 회로
|
| 8 |
8
제 5 항에 있어서,상기 수신 헤더 패킷은 패킷의 비트열의 길이, 및 복수의 수신 패킷이 상기 입력 데이터로 번역되는 경우 상기 복수의 수신 패킷 각각을 번역할 순서 중 적어도 하나에 대한 정보를 포함하는 인터페이스 회로
|
| 9 |
9
데이터를 저장하기 위한 메모리 셀 어레이;상기 메모리 셀 어레이에서 출력될 출력 데이터에 기초하여 생성된 병렬의 송신 패킷 전기 신호를 직렬화하여 출력하고, 직렬의 수신 패킷 전기 신호를 병렬화하고 상기 병렬화된 수신 패킷 전기 신호의 오류 여부에 따라 상기 병렬화된 수신 패킷 전기 신호를 번역하여 상기 메모리 셀 어레이에 저장될 입력 데이터를 생성하기 위한 광 연결 프로토콜 관리부;상기 직렬화된 송신 패킷 전기 신호를 송신 패킷 광 신호로 변환하여 출력하고, 수신 패킷 광 신호를 제공받아 상기 직렬의 수신 패킷 전기 신호로 변환하여 상기 광 연결 프로토콜 관리부로 제공하기 위한 전자-광학 변환부; 및상기 출력 데이터의 출력 및 상기 입력 데이터의 저장을 위해 상기 메모리 셀 어레이 및 상기 광 연결 프로토콜 관리부를 제어하기 위한 메모리 컨트롤러를 포함하는 반도체 메모리 칩
|
| 10 |
10
제 9 항에 있어서,상기 광 연결 프로토콜 관리부는:상기 출력 데이터에 기초하여 송신 헤더 패킷에 포함될 송신 헤더 비트열과 송신 데이터 패킷에 포함될 송신 데이터 비트열을 저장하고, 상기 송신 헤더 패킷에 포함될 모든 송신 헤더 비트열이 저장되면 상기 송신 헤더 패킷을 출력하고, 상기 송신 데이터 패킷에 포함될 모든 송신 데이터 비트열이 저장되면 상기 송신 데이터 패킷을 출력하기 위한 송신 패킷 버퍼 유닛;상기 송신 헤더 패킷 및 상기 송신 데이터 패킷에 기초하여 오류 검사용 데이터를 생성하고, 상기 송신 헤더 패킷, 상기 송신 데이터 패킷, 및 상기 오류 검사용 데이터를 연결하여 상기 병렬의 송신 패킷 전기 신호를 생성하기 위한 송신 패킷 생성 유닛; 및상기 생성된 병렬의 송신 패킷 전기 신호를 직렬화하여 상기 전자-광학 변환부로 제공하는 송신 패킷 직렬화 유닛을 포함하는 반도체 메모리 칩
|
| 11 |
11
제 10 항에 있어서,상기 광 연결 프로토콜 관리부는:상기 직렬의 수신 패킷 전기 신호를 병렬화하기 위한 수신 패킷 병렬화 유닛;상기 병렬화된 수신 패킷 전기 신호에 오류가 있는지 여부를 검사하는 수신 패킷 검사 유닛; 및상기 병렬화된 수신 패킷 전기 신호에 오류가 없는 경우 상기 병렬화된 수신 패킷 전기 신호에 포함된 수신 헤더 패킷과 수신 데이터 패킷을 번역하여 상기 입력 데이터를 생성하는 수신 패킷 번역 유닛을 더 포함하는 반도체 메모리 칩
|
| 12 |
12
제 11 항에 있어서,상기 수신 헤더 패킷은 패킷의 비트열의 길이, 복수의 수신 패킷이 상기 입력 데이터로 번역되는 경우 상기 복수의 수신 패킷 각각을 번역할 순서, 수행될 작동의 종류, 및 상기 작동이 수행될 상기 메모리 셀 어레이의 저장 영역의 어드레스 중 적어도 하나에 대한 정보를 포함하는 반도체 메모리 칩
|
| 13 |
13
연산에 필요한 데이터를 저장하기 위한 연산 메모리;상기 연산 메모리에서 출력될 출력 데이터에 기초하여 생성된 병렬의 송신 패킷 전기 신호를 직렬화하여 출력하고, 직렬의 수신 패킷 전기 신호를 병렬화하고 상기 병렬화된 수신 패킷 전기 신호의 오류 여부에 따라 상기 병렬화된 수신 패킷 전기 신호를 번역하여 상기 연산 메모리에 저장될 입력 데이터를 생성하기 위한 광 연결 프로토콜 관리부; 및상기 직렬화된 송신 패킷 전기 신호를 송신 패킷 광 신호로 변환하여 출력하고, 수신 패킷 광 신호를 제공받아 상기 직렬의 수신 패킷 전기 신호로 변환하여 상기 광 연결 프로토콜 관리부로 제공하기 위한 전자-광학 변환부를 포함하는 연산 처리 장치
|
| 14 |
14
제 13 항에 있어서,상기 광 연결 프로토콜 관리부는:상기 출력 데이터에 기초하여 송신 헤더 패킷에 포함될 송신 헤더 비트열 및 송신 데이터 패킷에 포함될 송신 데이터 비트열을 생성하기 위한 비트열 생성 유닛;상기 송신 헤더 비트열과 상기 송신 데이터 비트열을 저장하고, 상기 송신 헤더 패킷에 포함될 모든 송신 헤더 비트열이 저장되면 상기 송신 헤더 패킷을 출력하고, 상기 송신 데이터 패킷에 포함될 모든 송신 데이터 비트열이 저장되면 상기 송신 데이터 패킷을 출력하기 위한 송신 패킷 버퍼 유닛;상기 송신 헤더 패킷 및 상기 송신 데이터 패킷에 기초하여 오류 검사용 데이터를 생성하고, 상기 송신 헤더 패킷, 상기 송신 데이터 패킷, 및 상기 오류 검사용 데이터를 연결하여 상기 병렬의 송신 패킷 전기 신호를 생성하기 위한 송신 패킷 생성 유닛; 및상기 생성된 병렬의 송신 패킷 전기 신호를 직렬화하여 상기 전자-광학 변환부로 제공하는 송신 패킷 직렬화 유닛을 포함하는 연산 처리 장치
|
| 15 |
15
제 14 항에 있어서,상기 광 연결 프로토콜 관리부는:상기 직렬의 수신 패킷 전기 신호를 병렬화하기 위한 수신 패킷 병렬화 유닛;상기 병렬화된 수신 패킷 전기 신호에 오류가 있는지 여부를 검사하는 수신 패킷 검사 유닛;상기 병렬화된 수신 패킷 전기 신호에 오류가 없는 경우 상기 병렬화된 수신 패킷 전기 신호에 포함된 수신 헤더 패킷과 수신 데이터 패킷을 저장하기 위한 수신 패킷 버퍼 유닛; 및상기 수신 헤더 패킷과 상기 수신 데이터 패킷을 번역하여 상기 입력 데이터를 생성하는 수신 패킷 번역 유닛을 더 포함하는 연산 처리 장치
|
| 16 |
16
제 15 항에 있어서,상기 송신 패킷 버퍼 유닛 및 상기 수신 패킷 버퍼 유닛 중 적어도 하나의 버퍼 영역이 모두 사용 중인지 여부가 모니터링되고,상기 버퍼 영역의 일부가 사용 중이지 않은 경우, 상기 비트열 생성 유닛은 상기 연산 메모리로 새로운 출력 데이터를 요청하기 위한 제어 신호를 전송하는 연산 처리 장치
|
