| 1 |
1
절연성 기판 상부에 형성된 캐소드 전극과, 상기 캐소드 전극 상부의 선택된 영역에 형성된 기둥을 가진 원추형의 실리콘 캐소드와, 상기 캐소드 전극 상부의 선택된 영역에 형성된 게이트 산화막과, 상기 게이트 산화막 상부에 형성된 게이트로 이루어진 것을 특징으로 하는 전계방출 소자의 구조
|
| 2 |
2
제1항에 있어서, 상기 절연성 기판은 산화막, 질화막, 석영 및 유리중 어느 하나로 이루어진 것을 특징으로 하는 전계방출 소자의 구조
|
| 3 |
3
제1항에 있어서, 상기 실리콘 캐소드의 기둥 부분은 도핑되지 않은 비정질실리콘, 미세 결정 실리콘 및 다결정 실리콘중 어느 하나로 이루어진 것을 특징으로 하는 전계방출 소자의 구조
|
| 4 |
4
제1항에 있어서, 상기 실리콘 캐소드의 원추 부분 전체는 도핑된 비정질 실리콘, 미세 결정 실리콘 및 다결정 실리콘중 어느 하나로 이루어진 것을 특징으로 하는 전계방출 소자의 구조
|
| 5 |
5
제1항에 있어서, 상기 실리콘 캐소드의 원추 부분 일부는 도핑된 비정질 실리콘, 미세 결정 실리콘 및 다결정 실리콘증 어느 하나로 이루어진 것을 특징으로 하는 전계방출 소자의 구조
|
| 6 |
6
절연성 기판 상부에 캐소드 전극 및 도핑되지 않은 실리콘을 순차적으로 형성하는 단계와, 상기 도핑되지 않은 실리콘 상부의 선택된 영역에 마스크층을 형성하는 단계와, 상기 마스크층을 이용하여 상기 도핑되지 않은 실리콘을 기둥이 잘린 원추형으로 식각하는 단계와, 상기 기둥이 잘린 원추형 실리콘을 등방성 습식식각하여 캐소드 몸체를 형성하는 단계와, 전체 구조 상부에 산화막을 증착하는 단계와, 상기 산화막 상부에 게이트 전극 물질을 형성하는 단계와, 상기 게이트 전극 물질에 에치백 공정을 수행하여 캐소드 몸체 부분의 게이트 전극 물질을 제거하는 단계와, 상기 산화막의 선택된 영역을 제거하여 캐소드 몸체의 원추 부분을 노출시키는 단계와, 상기 캐소드 몸체의 원추 표면에 도펀트를 주입시키는 단계와, 상기 도펀트가 주입된 캐소드 몸체를 열처리하여 도핑된 실리콘을 형성하는 단계와, 상기 캐소드 주위의 산화막을 제거하여 캐소드를 완전히 노출시킨 후 게이트 전극 물질을 패터닝하여 게이트를 형성하는 단계로 이루어진 것을 특징으로 하는 전계방출 소자 제조 방법
|
| 7 |
7
제6항에 있어서, 상기 절연성 기판은 산화막, 질화막, 석영 및 유리증 어느 하나로 이루어진 것을 특징으로 하는 전계방출 소자 제조 방법
|
| 8 |
8
제6항에 있어서, 상기 도핑되지 않은 실리콘은 비정질 실리콘, 미세 결정 리콘 및 다결정 실리콘증 어느 하나로 이루어진 것을 특징으로 하는 전계방출 소자 제조 방법
|
| 9 |
9
제6항에 있어서, 상기 기둥이 잘린 원추형 실리콘은 상기 도핑되지 않은 실리콘을 등방성 식각 및 비등방성 식각의 2단계로 식각하여 형성하는 것을 특징으로 하는 전계방출 소자 제조 방법
|
| 10 |
10
제6항에 있어서, 상기 캐소드 등방성 습식식각은 불산, 초산, 질산의 혼합용액으로 수행하는 것을 특징으로 하는 전계방출 소자 제조 방법
|
| 11 |
11
제6항에 있어서, 상기 산화막의 제거는 불산 용액을 이웅한 습식 식각 및 증기상 식각 공정중 어느 한 공정으로 수행하는 것을 특징으로 하는 전계방출 소자제조 방법
|
| 12 |
12
제6항에 있어서, 상기 캐소드 몸체의 원추 표면의 도펀트 주입은 이온 주입 및 이온 샤우어 공정중 어느 한 공정을 이용하는 것을 특징으로 하는 전계방출소자 제조 방법
|
| 13 |
13
절연성 기판 상부에 캐소드 전극 및 도핑되지 않은 실리콘을 순차적으로 형성하는 단계와, 상기 도핑되지 않은 실리콘 상부에 도핑된 실리콘을 형성하는 단계와, 상기 도핑된 실리콘층 상부의 선택된 영역에 마스크층을 형성하는 단계와, 상기 마스크층을 이용하여 상기 도핑되지 않은 실리콘 및 도핑된 실리콘을 식각하여 기둥 모양의 실리콘 및 잘린 원추형의 실리콘을 형성하는 단계와, 상기 기둥 모양의 실리콘 및 잘린 원추형의 실리콘을 등방성 습식식각하여 캐소드를 형성하는 단계와, 전체 구조 상부에 산화막을 증착하는 단계와, 상기 산화막 상부에 게이트 전극 물질을 형성하는 단계와, 상기 게이트 전극 물질의 선택된 영역을 에치백 공정에 의해 제거하여 산화막을 노출시키는 단계와, 상기 노출된 산화막을 습식식각으로 제거하여 캐소드를 노출시킨 후 게이트 전극 물질을 패터닝하여 게이트를 형성하는 단계로 이루어진 것을 특징으로 하는 전계방출 소자 제조 방법
|
| 14 |
14
제13항에 있어서, 상기 절연성 기판은 산화막, 질화막, 석영 및 유리중 어느 하나로 이루어진 것을 특징으로 하는 전계방출 소자 제조 방법
|
| 15 |
15
제13항에 있어서, 상기 도핑되지 않은 실리콘은 비정질 실리콘, 미세 결정실리콘 및 다결정 살리콘증 어느 하나로 이루어진 것을 특징으로 하는 전계 방출소자 제조 방법
|
| 16 |
16
제13항에 있어서, 상기 도핑되지 않은 실리콘 및 도핑된 실리콘은 등방성식각 및 비등방성 식각의 2단계로 식각되는 것을 특징으로 하는 전계방를 소자 제조 방법
|
| 17 |
17
제13항에 있어서, 상기 등방성 습식식각은 불산, 초산 및 질산의 혼합 용액으로 수행하는 것을 특징으로 하는 전계방출 소자 제조 방법
|
