에스알티에스(SRTS; Synchronous Resudual Time Stamp) 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로에 있어서, 송신클럭과 망으로부터 제공되는 2분주된 망클럭을 입력받아 송신 클럭 정보를 생성하고 RTS(Residual Time Stamp,) 읽기(RTS-RD) 신호가 입력되면 생성된 RTS를 발생시키는 송신 클럭 정보 생성 수단(1)과; 상기 RTS_RD 신호를 발생하여 상기 송신 클럭 정보 생성 수단(1)으로부터 RTS를 입력받는 ATM(Asynchronous Transfer Mode)셀로 전송하는 AAL-1(ATM Adaptation Layer-1) 생성 수단(2)과; 상기 ATM셀로부터 입력되는 정보를 분해하여 RTS쓰기(RTS-WR) 신호와 RTS를 생성하는 AAL-1 수신 수단(4); 및 상기 AAL-1 수신 수단(4)에서 출력되는 RTS쓰기(RTS-WR) 신호, RTS 및 2분주된 망클럭을 입력받아 복원된 클럭을 생성하는 송신 클럭 복원 수단(3)을 포함하여 이루어지는 것을 특징으로 하는 SRTS 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로

제1항에 있어서, 상기 송신 클럭 정보 생성 수단(1)는 래치신호로 사용하기 위하여 상기 송신 클럭을 입력받아 분주시키는 제1카운팅 수단(5)과; 상기 2분주된 망클럭을 입력받아 RTS 값을 만들 데이타를 생성하는 제2카운팅 수단(8)과; 상기 제1카운팅 수단(5)과 상기 제2카운팅 수단(8)의 출력을 입력으로 받아 데이타를 래치시키는 래치수단(7)과; 상기 래치수단(7)의 출력을 받는 제1저장수단(10)과; 뺄셈기(9)와 상기 래치수단(7)의 출력에서 상기 저장수단(10)의 출력을 뺄셈함으로써 송신 클럭이 상기 제1카운팅 수단(5)에서 결정된 시간에서 RTS 값을 생성하도록 하는 뺄셈수단(9); 및 상기 뺄셈수단(9)의 출력을 저장하여 RTS_RD 신호가 입력된 경우에만 RTS를 출력하는 제2저장수단(11)을 포함하여 이루어지는 것을 특징으로 하는 SRTS 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로

제1항에 있어서, 상기 송신 클럭 복원 수단(3)는 상기 AAL-1 수신 수단(4)으로부터 분해되어 나온 RTS 값과 2분주된 망클럭 및 RTS_WR 신호를 각각 입력받아 클럭 복원을 위한 기준 위상으로 사용하는 캐리 신호를 발생하는 제3카운팅 수단(12)과; 복원된 클럭과 RTS_WR 신호를 입력받아 로드 초기화 신호를 생성하는 제4카운팅 수단(16)과; 상기 제4카운터(16)의 로드 초기화 신호 및 제3카운팅 수단(12)의 캐리신호를 입력받아 송신측의 클럭 복원을 위한 기준 위상을 검출하는 위상 검출 수단(13); 및 상기 위상 검출 수단(13)에 연결된 저역통과 필터링 수단(14)과; 상기 저역통과 필터링 수단(14)에 연결되어 일정 주파수를 갖는 상기 복원된 클럭을 발생하는 전압제어발진 수단(VCO)(15)을 포함하여 이루어지는 것을 특징으로 하는 SRTS 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로

제2항에 있어서, 상기 송신 클럭 정보 생성 수단(1)은 상기 제1카운팅 수단(5)의 출력과 제2카운팅 수단(8)의 출력이 서로 동기가 맞지 않음으로써 야기시킬 수 있는 에러를 미연에 방지하기 위하여 제1카운팅 수단(5)의 출력과 상기 2분주된 망클럭을 입력받아 상기 래치수단(7)으로 출력하는 D 플립플롭(6)을 더 포함하여 이루어지는 것을 특징으로 하는 SRTS 알고리즘을 이용한 항등소스 비트율 서비스의 소스 클럭 복원 회로