요약 | 뱅크 인식을 이용한 고속 SDRAM 제어 장치 및 방법이 개시된다. 본 발명에 따른 SDRAM 제어 장치는 프로세서 인터페이스부, SDRAM 인터페이스부, 및 주소 해석부를 포함한다. 프로세서 인터페이스부는 프로세서로부터 SDRAM 제어 관련 신호들을 받아들이고, 이에 의한 제어 수행이 정상적으로 종료되었는지 여부에 관한 신호를 프로세서로 보내며, SDRAM 인터페이스부는 SDRAM의 제어를 위한 명령 신호들 및 주소 신호들을 생성하여 SDRAM으로 보내며, 주소 해석부는 프로세서로부터 읽기 또는 쓰기 명령이 요청된 SDRAM의 뱅크 주소와 현재 읽기 또는 쓰기 명령이 수행 중인 SDRAM의 뱅크 주소를 비교하여, 두 뱅크 주소가 다른 경우 SDRAM 인터페이스부로 하여금 프리차지 명령 및 뱅크 활성 명령을 수행하도록 한다. 읽기 또는 쓰기 동작에서 접근했던 뱅크를 확인하여 불필요한 뱅크의 열고 닫는 과정을 생략하도록 함으로써, 작업당 사이클 수를 줄이고 지연을 최소화하여 상당히 증가된 제어 속도를 얻을 수 있다. |
---|---|
Int. CL | G11C 11/4093 (2006.01) |
CPC | G11C 11/4093(2013.01) G11C 11/4093(2013.01) G11C 11/4093(2013.01) |
출원번호/일자 | 1020010085838 (2001.12.27) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0438893-0000 (2004.06.24) |
공개번호/일자 | 10-2003-0055760 (2003.07.04) 문서열기 |
공고번호/일자 | (20040702) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2001.12.27) |
심사청구항수 | 4 |