1 |
1
단전자 소자의 집적회로에 있어서, 금속 초박막을 포함하는 반도체 기판; 상기 반도체 기판의 금속 초박막 상에 형성된 소오스와 드레인과의 사이에 형성된 전자 섬(island); 상기 소오스와 전자 섬 및 상기 전자 섬과 드레인과의 사이를 연결하는 관통 접합(tunnel junctions)의 역할을 수행할 수 있도록 잘록한 병목(bottle-neck) 형상을 가지며, 상기 전자 섬의 전자들의 쿨롱 봉쇄를 유도할 수 있도록 식각 공정 시 그 경계면으로부터 일정 깊이의 손상 부분을 갖는 취약 링크(weak links); 및 상기 전자 섬의 인근에 일정 간격 이격 형성되어 상기 전자 섬과 캐패시티브하게 결합(capacitively coupled)된 게이트 전극을 포함하는 것을 특징으로 하는 단전자 트랜지스터
|
2 |
2
제1항에 있어서, 상기 반도체 기판은, Si, SiO2, Al2O3, 및 MgO 중의 어느 하나로 이루어진 절연 기판; 상기 절연 기판 상에 형성되며, 3㎚ 이하의 두께를 갖는 단원자층의 연속적인 금속 초박막; 및 상기 금속 초박막 상에 형성된 절연 보호막으로 구성된 것을 특징으로 하는 단전자 트랜지스터
|
3 |
3
제2항에 있어서, 상기 금속 초박막은 원소 주기율표상의 3d, 4d, 5d족의 전이 금속, 전이 금속들간의 합금, 또는 전이금속을 포함하는 화합물 중에서, 상기 절연 기판에 증착 시 단원자층의 연속적인 초박막을 형성할 수 있는 금속으로 구성된 것을 특징으로 하는 단전자 트랜지스터
|
4 |
4
제1항에 있어서, 상기 취약 링크는 상기 전자 섬과 동일 식각공정으로 형성되며, 상기 취약 링크의 손상된 경계면의 형성을 위하여 건식 식각방법을 사용하는 것을 특징으로 하는 단전자 트랜지스터
|
5 |
5
단전자 소자의 집적회로에 있어서, 금속 초박막을 포함하는 반도체 기판; 상기 반도체 기판의 금속 초박막 상에 형성된 소오스와 드레인과의 사이에 형성된 전자 섬(island); 상기 소오스와 전자 섬 및 상기 전자 섬과 드레인과의 사이를 연결하는 관통 접합(tunnel junctions)의 역할을 수행할 수 있도록 잘록한 병목(bottle-neck) 형상을 가지며, 상기 전자 섬의 전자들의 쿨롱 봉쇄를 유도할 수 있도록 식각 공정 시 그 경계면으로부터 일정 깊이의 손상 부분을 갖는 취약 링크(weak links); 및 상기 전자 섬의 전위차를 조절할 수 있도록 게이트와 전자 섬과의 연결부분을 잘록하게 병목 구조로 처리한 취약 링크로서 결합시킨 레지스티브하게 결합된(resistively coupled)된 게이트 전극을 포함하는 것을 특징으로 하는 단전자 트랜지스터
|