| 1 |
1
삭제
|
| 2 |
2
반절연성 기판(1), 에피 저항체(2), 제 1 선택적 식각층(3), 부컬렉터층(4), 제 2 선택 식각층(5), 컬렉터층(6), 베이스층(7), 에미터층(8) 및 에미터 캡층(9)이 순서에 따라 적층된 기판상에 에미터 전극 금속(10)을 증착하는 제 1 단계; 상기 에미터 캡층(9) 및 상기 에미터층(8)을 상기 베이스층(7) 표면까지 제거한 후, 상기 에미터 전극(10) 주변에 베이스 전극 금속(11)을 증착하는 제 2 단계; 상기 베이스층(7) 및 상기 컬렉터층(6)을 상기 제 2 선택적 식각층(5)의 표면까지 식각하는 제 3 단계; 상기 제 2 선택적 식각층(5)을 상기 컬렉터층(6) 주변을 제외하고 상기 부컬렉터층(4)에 대하여 선택적으로 제거하는 제 4 단계; 능동 소자부를 포함한 영역과 낮은 저항값을 갖는 저항체 영역을 제외한 전체 부컬렉터층(4)을 제 2 선택적 식각층(3)의 표면까지 제거하는 제 5 단계; 컬렉터 전극 금속(12)을 상기 능동 소자 영역 및 상기 낮은 저항값을 갖는 저항체(14)에 증착하고, 상기 제 2 선택적 식각층(3)의 높은 저항값을 갖는 일부 상에 양쪽 전극을 형성하는 제 6 단계; 상기 제 2 선택적 식각층(3)을 상기 양쪽 전극 영역을 제외하고 제거하는 제 7 단계; 상기 능동 소자 및 수동 소자간 전기적 절연(Isolation)을 위하여 상기 개별 트랜지스터 및 2종의 저항체(14, 16)의 사이를 부분 식각하는 제 8 단계를 포함하여 이루어진 것을 특징으로 하는 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
|
| 3 |
3
제 2 항에 있어서, 상기 제 1 단계는, 상기 반절연성 기판(1) 상에 1 ~ 3 x 1017/cm3의 농도를 갖는 불순물인 Si을 도핑하면서 큰 저항값을 갖는 에피 저항층(2)을 형성하는 제 1 서브 단계; 상기 제 1 서브 단계의 결과물 상에 GaInP층(3)을 성장시켜 상기 에피 저항층(2)에 대한 선택적 식각층으로서 작용하는 제 1 선택 식각층을 형성하는 제 2 서브 단계; 상기 제 2 서브 단계의 결과물 상에 GaAs 부컬렉터층(4)을 성장시키고, 그 위에 GaInP층(5)을 성장시킴으로써, 상기 부컬렉터층(4)에 대한 선택적 식각층으로서 작용하는 제 2 선택 식각층을 형성하는 제 3 서브 단계; 상기 제 3 서브 단계의 결과물 상에 컬렉터층(6), 베이스층(7), 에미터층(8) 및 에미터 캡층(9)을 순서에 따라 성장시키는 제 4 서브 단계를 포함하여 이루어진 것을 특징으로 하는 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
|
| 4 |
4
제 2 항에 있어서, 상기 제 2 단계는, 상기 에미터 캡층(9) 및 상기 에미터층(8)을 상기 베이스층(7) 표면까지 제거하는 것은 메사(Mesa) 식각 방법을 이용하는 것을 특징으로 하는 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
|
| 5 |
5
제 2 항에 있어서, 상기 제 3 단계는, 상기 베이스층(7) 및 상기 컬렉터층(6)을 상기 제 2 선택적 식각층(5)의 표면까지 식각하는 것은 황산계 또는 암모니아수계 용액을 이용하여 식각하며, 식각 선택비는 수백배 이상인 것을 특징으로 하는 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
|
| 6 |
6
제 2 항에 있어서, 상기 제 4 단계는, 상기 제 2 선택적 식각층(5)을 상기 컬렉터층(6) 주변을 제외하고 상기 부컬렉터층(4)에 대하여 선택적으로 제거하는 것은 염산 또는 염산/인산의 혼합 용액을 이용하여 식각하는 것을 특징으로 하는 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
|
| 7 |
7
제 2 항에 있어서, 상기 제 5 단계는, 능동 소자부를 포함한 영역과 낮은 저항값을 갖는 저항체 영역을 제외한 전체 부컬렉터층(4)을 제 2 선택적 식각층(3)의 표면까지 황산계 또는 암모니아계 용액을 이용하여 제거하는 것을 특징으로 하는 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
|
| 8 |
8
제 2 항에 있어서, 상기 제 6 단계는, 컬렉터 전극 금속(12)을 상기 능동 소자 영역 및 상기 낮은 저항값을 갖는 저항체(14)에 증착하는 제 1 서브 단계; 상기 제 2 선택적 식각층(3)의 높은 저항값을 갖는 일부 상에 양쪽 전극을 형성하는 제 2 서브 단계; 및 일정한 두께를 갖고 균일한 저항체가 되도록 오믹 접촉 형성을 위한 급속 열처리를 수행하는 제 3 서브 단계를 포함하여 이루어진 것을 특징으로 하는 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
|
| 9 |
9
제 2 항에 있어서, 상기 제 7 단계는, 상기 제 2 선택적 식각층(3)을 상기 양쪽 전극 영역을 제외하고 제거하는 것은 염산 또는 염산/인산 용액을 이용하는 것을 특징으로 하는 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
|
| 10 |
10
제 2 항에 있어서, 상기 제 8 단계는, 상기 능동 소자 및 수동 소자간 전기적 절연(Isolation)을 위하여 상기 개별 트랜지스터 및 2종의 저항체(14, 16)의 사이를 부분 식각하는 것은 메사 식각 방법을 이용하는 것을 특징으로 하는 이종 접합 쌍극자 소자를 포함하는 집적 회로 제조 방법
|
