| 요약 |
1. 청구범위에 기재된 발명이 속하는 기술분야본 발명은 애플리케이션 특수 명령어 세트 프로세서 합성 방법에 관한 것임.2. 발명이 해결하려고 하는 기술적 과제본 발명은, 애플리케이션 특수 명령어 세트 프로세서(ASIP : Application Specific Instruction-Set Processor)의 여러 명령어에 상응하는 다수의 제어 데이터 흐름 그래프(CDFG)를 파이프라인 구조 및 데이터패스 모듈을 이용하여 하나의 아키텍처 그래프로 구성하고, 각 명령어에 상응하는 제어 데이터 흐름 그래프(CDFG)를 상기 아키텍처 그래프에 맵핑시켜 연결관계를 합성하여, 하드웨어 기술 언어(예 : VHDL, Verilog, SystemC 등)의 형태로 프로세서 아키텍처를 합성하기 위한, 애플리케이션 특수 명령어 세트 프로세서 합성 방법을 제공하는데 그 목적이 있음.3. 발명의 해결 방법의 요지본 발명은, 애플리케이션 특수 명령어 세트 프로세서 합성 방법에 있어서, 애플리케이션 특수 명령어 세트 프로세서(ASIP : Application Specific Instruction-Set Processor) 합성기가 명령어 세트에 상응하는 다수의 제어 데이터 흐름 그래프(CDFG)를 입력받아 파이프라인 구조와 데이터패스 모듈을 이용하여 파이프라인 스테이지로 분할하고 아키텍처 그래프를 구성하는 아키텍처 그래프 구성 단계; 상기 애플리케이션 특수 명령어 세트 프로세서(ASIP) 합성기가 상기 입력받은 제어 데이터 흐름 그래프(CDFG : Control Data Flow Graph)를 상기 아키텍처 그래프에 맵핑하여 데이터패스 모듈들 간의 연결관계를 합성하는 프로세서 아키텍처 생성 단계; 상기 애플리케이션 특수 명령어 세트 프로세서(ASIP) 합성기가 여러 데이터패스 모듈로부터 입력이 발생하는 입력 포트에 다중화 회로(MUX)를 삽입하고, 파이프라인 스테이지 각각에 파이프라인 레지스터를 삽입하는 데이터패스 합성 단계; 상기 애플리케이션 특수 명령어 세트 프로세서(ASIP) 합성기가 데이터패스 모듈 간의 다중화 회로(MUX)의 선택 신호 및 파이프라인 레지스터의 제어 신호를 합성하는 제어 정보 합성 단계; 및 상기 애플리케이션 특수 명령어 세트 프로세서(ASIP) 합성기가 프로세서 아키텍처 및 제어 정보를 하드웨어 기술언어로 생성하여 출력하는 출력 단계를 포함함.4. 발명의 중요한 용도본 발명은 ASIP 합성기 등에 이용됨. 애플리케이션 특수 명령어 세트 프로세서(ASIP), 아키텍처 그래프, 제어 데이터 흐름 그래프(CDFG), 파이프라인 구조, 데이터패스 모듈, 하드웨어 기술 언어
|
