맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

반도체 소자의 티형 게이트 제조방법

  • 기술번호 : KST2015093159
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 소자의 티형 게이트 제조방법에 관한 것으로, 보다 상세하게는 기판 상부의 소정 영역이 노출되도록 제1 감광막 패턴을 형성하는 단계와, 노출된 상기 기판의 일부분이 노출되도록 상기 노출된 기판 및 상기 제1 감광막 패턴 상에 제2 감광막 패턴을 형성하는 단계와, 상기 결과물의 전체 상부면에 소정 두께의 금속층을 형성하는 단계와, 상기 제1,2 감광막 패턴 및 상기 제2 감광막 패턴의 상부에 형성된 금속층을 제거하는 단계를 포함함으로써, 종래의 티형 게이트 전극 형성 방법보다 간단한 공정을 통한 공정단가 절감과 공정 시간의 단축으로 생산성을 크게 증대시킬 수 있으며, 종래의 티형 게이트 전극 형성 방법보다 게이트 길이를 작게 할 수 있으므로 고주파 특성을 월등하게 향상시킬 수 있는 효과가 있다. 고전자 이동도 트랜지스터(HEMT), 티형 게이트, 전자빔 리소그라피, 광 리소그라피, 화합물 반도체
Int. CL H01L 21/336 (2006.01)
CPC H01L 29/66431(2013.01)H01L 29/66431(2013.01)H01L 29/66431(2013.01)
출원번호/일자 1020040099904 (2004.12.01)
출원인 한국전자통신연구원
등록번호/일자 10-0592765-0000 (2006.06.16)
공개번호/일자 10-2006-0061043 (2006.06.07) 문서열기
공고번호/일자 (20060626) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.12.01)
심사청구항수 7

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 심재엽 대한민국 대전 유성구
2 강동민 대한민국 대전 유성구
3 홍주연 대한민국 서울 강남구
4 이진희 대한민국 대전 유성구
5 윤형섭 대한민국 대전 유성구
6 이경호 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2004.12.01 수리 (Accepted) 1-1-2004-0566409-19
2 선행기술조사의뢰서
Request for Prior Art Search		 2006.02.08 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2006.03.18 수리 (Accepted) 9-1-2006-0017965-84
4 의견제출통지서
Notification of reason for refusal		 2006.03.24 발송처리완료 (Completion of Transmission) 9-5-2006-0162784-77
5 명세서등보정서
Amendment to Description, etc.		 2006.05.23 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0358871-91
6 의견서
Written Opinion		 2006.05.23 수리 (Accepted) 1-1-2006-0358888-66
7 등록결정서
Decision to grant		 2006.06.14 발송처리완료 (Completion of Transmission) 9-5-2006-0338496-50
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
(a) 기판 상부의 소정 영역이 노출되도록 제1 감광막 패턴을 형성하는 단계;(b) 상기 기판의 노출된 영역 일부분이 노출되도록 상기 노출된 기판 및 상기 제1 감광막 패턴 상에 제2 감광막 패턴을 형성하는 단계;(c) 상기 (b)단계 결과물의 전체 상부면에 소정 두께의 금속층을 형성하는 단계; 및(d) 상기 제1,2 감광막 패턴 및 상기 제2 감광막 패턴의 상부에 형성된 금속층을 제거하는 단계를 포함하여 이루어진 반도체 소자의 티형 게이트 제조방법
2 2
제 1 항에 있어서, 상기 단계(a)는 상기 기판 상에 형상반전용 감광막을 형성한 후, 상기 형상반전용 감광막을 광학 리소그라피 방법으로 노광 및 현상하여 상기 제1 감광막 패턴을 형성하는 것을 특징으로 하는 반도체 소자의 티형 게이트 제조방법
3 3
제 2 항에 있어서, 상기 제1 감광막 패턴의 간격은 원하는 게이트 머리부분의 폭과 상기 제2 감광막 패턴의 두께에 의해 결정되는 것을 특징으로 하는 반도체 소자의 티형 게이트 제조방법
4 4
제 2 항에 있어서, 상기 제1 감광막 패턴 사이의 양측은 역경사면을 갖도록 형성되는 것을 특징으로 하는 반도체 소자의 티형 게이트 제조방법
5 5
제 2 항에 있어서, 상기 단계(b)는 상기 노출된 기판과 상기 제1 감광막 패턴 상에 게이트 머리부분의 폭을 고려한 저감도 PMMA 감광막을 형성한 후, 전자빔 리소그라피 방법으로 노광 및 현상하여 소정의 폭을 갖는 게이트의 다리부분을 정의하는 것을 특징으로 하는 반도체 소자의 티형 게이트 제조방법
6 6
제 5 항에 있어서, 상기 게이트 다리부분은 0
7 7
제 1 항에 있어서, 상기 단계(d)에서, 상기 제1,2 감광막 패턴 및 상기 제2 감광막 패턴의 상부에 형성된 금속층은 리프트-오프 공정을 통해 제거되는 것을 특징으로 하는 반도체 소자의 티형 게이트 제조방법
8 7
제 1 항에 있어서, 상기 단계(d)에서, 상기 제1,2 감광막 패턴 및 상기 제2 감광막 패턴의 상부에 형성된 금속층은 리프트-오프 공정을 통해 제거되는 것을 특징으로 하는 반도체 소자의 티형 게이트 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.