| 1 |
1
기판 상에 형성된 완충층; 상기 완충층의 상부에 형성된 반도체층; 및 상기 반도체층의 상부에 형성되며, 적어도 하나의 층을 가지는 알루미늄-실리케이트층을 포함하여 이루어진 반도체 트랜지스터의 게이트 절연막
|
| 2 |
2
제 1 항에 있어서, 상기 알루미늄-실리케이트층의 상부에 형성된 절연층이 더 포함되는 것을 특징으로 하는 반도체 트랜지스터의 게이트 절연막
|
| 3 |
3
제 2 항에 있어서, 상기 절연층은 알루미늄 산화막, 지르코늄 산화막 또는 하프늄 산화막 중 어느 하나로 이루어진 것을 특징으로 하는 반도체 트랜지스터의 게이트 절연막
|
| 4 |
4
제 1 항에 있어서, 상기 기판은 플라스틱 기판인 것을 특징으로 하는 반도체 트랜지스터의 게이트 절연막
|
| 5 |
5
제 1 항에 있어서, 상기 완충층은 유기물 또는 무기물 산화막으로 이루어진 것을 특징으로 하는 반도체 트랜지스터의 게이트 절연막
|
| 6 |
6
제 1 항에 있어서, 상기 반도체층은 단결정 실리콘 박막, 다결정 실리콘 박막 또는 비정질 실리콘 박막 중 어느 하나로 이루어진 것을 특징으로 하는 반도체 트랜지스터의 게이트 절연막
|
| 7 |
7
제 1 항에 있어서, 상기 알루미늄-실리케이트층은,소정 농도의 실리콘이 함유된 제1 알루미늄-실리케이트 박막;상기 제1 알루미늄-실리케이트 박막의 실리콘 농도보다 낮게 실리콘이 함유되어 상기 제1 알루미늄-실리케이트 박막의 상부에 형성되는 제2 알루미늄-실리케이트 박막; 및상기 제2 알루미늄-실리케이트 박막의 실리콘 농도보다 낮게 실리콘이 함유되어 상기 제2 알루미늄-실리케이트 박막의 상부에 형성되는 제3 알루미늄-실리케이트 박막을 포함하여 이루어진 것을 특징으로 하는 반도체 트랜지스터의 게이트 절연막
|
| 8 |
8
(a) 기판 상에 완충층을 형성하는 단계; (b) 상기 완충층의 상부에 반도체층을 형성하는 단계; 및 (c) 상기 반도체층의 상부에 적어도 하나의 층을 가지는 알루미늄-실리케이트층을 형성하는 단계를 포함하여 이루어진 반도체 트랜지스터의 게이트 절연막 제조방법
|
| 9 |
9
제 8 항에 있어서, 상기 알루미늄-실리케이트층의 상부에 소정 두께의 절연층을 형성하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 트랜지스터의 게이트 절연막 제조방법
|
| 10 |
10
제 8 항에 있어서, 상기 단계(c)에서, 상기 알루미늄-실리케이트층은 알루미늄 산화막 한 사이클에 실리콘 산화막을 1∼4 사이클을 배당하여 새로운 한 사이클을 구성하여 형성되는 것을 특징으로 하는 반도체 트랜지스터의 게이트 절연막 제조방법
|
| 11 |
11
제 9 항 또는 제 10 항에 있어서, 상기 절연층 및 상기 알루미늄-실리케이트층의 알루미늄 산화막은 원자층 증착법(ALD), 플라즈마 원자층 증착법(PEALD), 스퍼터링법 또는 화학기상증착법(CVD) 중 어느 하나의 방법을 이용하여 형성하는 것을 특징으로 하는 반도체 트랜지스터의 게이트 절연막 제조방법
|
| 12 |
12
제 8 항에 있어서, 상기 알루미늄-실리케이트층의 사이클 비를 변화시켜 실리콘 함량에 변화되도록 하는 것을 특징으로 하는 반도체 트랜지스터의 게이트 절연막 제조방법
|
| 13 |
12
제 8 항에 있어서, 상기 알루미늄-실리케이트층의 사이클 비를 변화시켜 실리콘 함량에 변화되도록 하는 것을 특징으로 하는 반도체 트랜지스터의 게이트 절연막 제조방법
|
