| 1 |
1
전원에 연결된 풀업용 액세스 트랜지스터;상기 풀업용 트랜지스터에 연결된 업 상변화 메모리 소자;상기 업 상변화 메모리 소자에 연결된 다운 상변화 메모리 소자;상기 업 상변화 메모리 소자 및 다운 상변화 메모리 소자 사이에 위치하는 출력 단자; 및 상기 다운 상변화 메모리 소자에 연결된 풀다운용 액세스 트랜지스터로 구성되고, 상기 업 상변화 메모리 소자 및 다운 상변화 메모리 소자의 저항값을 개별적으로 프로그래밍하는 것을 특징으로 하는 필드프로그래머블 게이트 어레이의 프로그래머블 논리 블록
|
| 2 |
2
제1항에 있어서, 상기 업 상변화 메모리 소자 및 다운 상변화 메모리 소자의 저항값을 서로 다른 값으로 프로그램하여 상기 전원의 전압 분배를 이용함으로써 상기 업 상변화 메모리 소자 및 상기 다운 상변화 메모리 소자는 논리적으로 0 또는 1을 갖는 것을 특징으로 하는 필드프로그래머블 게이트 어레이의 프로그래머블 논리 블록
|
| 3 |
3
제1항에 있어서, 상기 풀업용 액세스 트랜지스터는 PMOS 트랜지스터이고, 풀다운용 액세스 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 필드프로그래머블 게이트 어레이의 프로그래머블 논리 블록
|
| 4 |
4
복수개의 기본 셀들로 구성된 필드프로그래머블 게이트 어레이의 프로그래머블 논리블록에 있어서, 하나의 기본 셀은,전원에 연결된 풀업용 액세스 트랜지스터;상기 풀업용 트랜지스터에 연결된 업 상변화 메모리 소자;상기 업 상변화 메모리 소자에 연결된 다운 상변화 메모리 소자;상기 업 상변화 메모리 소자 및 다운 상변화 메모리 소자 사이에 위치하는 출력 단자; 및 상기 다운 상변화 메모리 소자에 연결된 풀다운용 액세스 트랜지스터로 구성되고, 상기 업 상변화 메모리 소자 및 다운 상변화 메모리 소자의 저항값을 서로 다른 값으로 프로그램하여 상기 전원의 전압 분배를 이용하여 상기 기본 셀이 논리적으로 0 또는 1인 것을 특징으로 하는 필드프로그래머블 게이트 어레이의 프로그래머블 논리 블록
|
| 5 |
5
제4항에 있어서, 상기 하나의 기본 셀에 있는 두개의 액세스 트랜지스터의 게이트 입력에는 항상 서로 반대되는 논리값을 가지는 전압을 가함으로써 상기 출력 단자를 통한 출력 전압은 상기 하나의 기본 셀에 저장된 논리값을 표시하거나 고임피던스가 되는 것을 특징으로 하는 필드프로그래머블 게이트 어레이의 프로그래머블 논리블록
|
| 6 |
6
제4항에 있어서, 상기 기본 셀들간은 출력단자를 통하여 연결되어 복수개의 기본셀들을 구성하고, 기본셀들중 어느 하나만 활성화되어 논리값이 출력되는 것을 특징으로 하는 필드프로그래머블 게이트 어레이의 프로그래머블 논리블록
|
| 7 |
7
제4항에 있어서, 상기 기본 셀 2개를 출력단자를 통해 연결하여 인버터를 구성하는 것을 특징으로 하는 프로그래머블 게이트 어레이의 프로그래머블 논리블록
|
| 8 |
8
제4항에 있어서, 상기 기본 셀 4개를 출력단자를 통해 연결하여 2-입력 낸드 게이트를 구성하는 것을 특징으로 하는 프로그래머블 게이트 어레이의 프로그래머블 논리블록
|
