맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

이종접합 쌍극자 트랜지스터의 제작방법

  • 기술번호 : KST2015093622
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 이종접합 바이폴라 트랜지스터의 제작방법에 관한 것으로서, 에미터 전극(8), 컬렉터 전극(9), 평탄화를 위한 재성장 절연층(11), 재성장 베이스(12), 베이스 전극(13)을 순차적으로 형성한 후 베이스 재성장을 위한 마스크로서 사용한 SiN 보호막을(10)을 제거하여 소자간 전기적 분리까지 포함된 개별 HBT 소자를 제작하고, 통상적인 방법에 따라 웨이퍼 전면에 SiN 보호막(14)을 증착한 후 에미터 전극(8), 컬렉터 전극(9) 및 베이스 전극(13) 금속과 배선 금속(15)과의 전기적 연결을 위한 접촉 창을 건식 식각에 의해 정의하고, 배선 금속(15)을 리프트오프 방법으로 형성함으로써, 베이스 전극의 에미터에 대한 자기정렬이 가능하여 외부 기생저항의 발생을 억제할 수 있고, 통상적인 방법에 비해 베이스 전극면적을 크게 하여 베이스 오믹저항을 낮추면서도 소자의 측면 및 재성장 절연층상의 베이스 재성장에 의해 베이스와 컬렉터간의 커패시턴스를 기존보다 줄여 궁극적으로 제작된 HBT 소자의 초고속 특성을 개선시킬 수 있는 효과를 가진다.
Int. CL H01L 29/737 (2006.01)
CPC H01L 29/7371(2013.01) H01L 29/7371(2013.01)
출원번호/일자 1019980031930 (1998.08.05)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2000-0013207 (2000.03.06) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1998.08.05)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박성호 대한민국 대전광역시 유성구
2 이태우 대한민국 대전광역시 서구
3 박문평 대한민국 대전광역시 유성구
4 박철순 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이화익 대한민국 서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)
2 김명섭 대한민국 서울특별시 강남구 테헤란로**길 *, 테헤란오피스빌딩 ***호 시몬국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 출원심사청구서
Request for Examination		 1998.08.05 수리 (Accepted) 1-1-1998-0097777-17
2 대리인선임신고서
Notification of assignment of agent		 1998.08.05 수리 (Accepted) 1-1-1998-0097776-61
3 특허출원서
Patent Application		 1998.08.05 수리 (Accepted) 1-1-1998-0097775-15
4 의견제출통지서
Notification of reason for refusal		 2000.08.31 발송처리완료 (Completion of Transmission) 9-5-2000-0223047-93
5 지정기간연장신청서
Request for Extension of Designated Period		 2000.10.19 수리 (Accepted) 1-1-2000-5317597-01
6 지정기간연장신청서
Request for Extension of Designated Period		 2000.11.30 수리 (Accepted) 1-1-2000-5373415-13
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
8 거절사정서
Decision to Refuse a Patent		 2001.04.27 발송처리완료 (Completion of Transmission) 9-5-2001-0100054-41
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

이종접합 바이폴라 트랜지스터(HBT)의 제작방법에 있어서,

통상적인 HBT 구조의 에피기판 제작 후, 에미터 전극을 형성하고 베이스층 상부까지 순메사 식각후 다시 부컬렉터층 상부까지 순메사 식각하여 그 순메사 식각한 형상의 일측 부분에 컬렉터 전극을 형성하는 제 1 과정과;

상기 메사식각으로 형성되는 소자분리 영역상에 메사식각을 위한 마스크로 사용한 산화질화막을 재활용하여 절연성 에피층을 재성장시키는 제 2 과정과;

상기 에피기판의 베이스층의 일측면을 개방하여 외부 베이스 에피층을 재성장시키는 제 3 과정과;

상기 외부 베이스 에피층 상면에 베이스 전극을 형성하고, 이 전극을 이용하여 불필요한 외부 베이스 영역을 제거하는 제 4 과정과;

상기 에피 재성장을 위해 사용하였던 실리콘질화막(SiN)을 제거한 후 에미터 전극, 컬렉터 전극, 베이스 전극의 형성이 끝난 웨이퍼 전면에 재차 실리콘절연막을 도포하고 선택적으로 금속배선을 형성하는 제 5 과정을 포함하는 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제작방법

2 2

제 1 항에 있어서, 상기 제 1 과정은

HBT 웨이퍼 기판상에 완충층을 성장한 후 부컬렉터층, 베이스층, 에미터층, 에미터캡층을 순서에 따라 표면쪽으로 적층해가면서 성장하여 HBT 에피구조를 제작하는 제 1 단계와;

에피 구조 제작 후, 상기 기판 상에 에미터 전극을 형성한 후 이를 마스크로 하여 베이스 성장에 유리하게 순메사 형태를 갖도록 인산(H3PO4)/과산화수소(H2O2)/순수(Deionized Water)로 구성된 화학용액을 사용한 메사식각에 의해 에미터캡층과 에미터층을 차례로 제거하여 베이스층의 표면을 노출시키는 제 2 단계와;

상기 부컬렉터층상에 에미터 전극과 동일하게 내열성 전극재료로 구성된 컬렉터 전극을 형성하는 제 3 단계로 이루어진 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제작방법

3 3

제 1 항에 있어서, 상기 제 2 과정은

웨이퍼 전면에 실리콘질화막(SiN)층을 증착한 후 이를 마스크로 하여 전기적인 소자간 분리를 할 때 순메사 형상을 갖도록 기판의 일부까지 포함하여 부컬렉터층과 상기 완충층을 완전히 식각해 제거하는 제 1 단계와;

에미터 전극부와 컬렉터 전극부를 보호하고 있는 소자분리 식각에 사용한 실리콘질화막을 재차 마스크로 하여 기판과 동일 재질의 절연성 에피층을 본래의 부컬렉터층의 높이까지 재성장하는 제 2 단계로 이루어진 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제작방법

4 4

제 1 항에 있어서, 상기 제 3 과정은

감광막을 마스크층으로 하여 소자분리 식각에 사용한 증착된 실리콘질화막을 베이스층과 컬렉터층의 측면이 노출되도록 프레온 개스의 플라즈마 방전으로 식각하는 제 1 단계와;

상기 베이스층과 컬렉터층 식각 후 본래의 베이스층의 성장조건인 불순물 도핑농도 및 두께와 동일하게 재성장하여 외부 베이스층을 형성하는 제 2 단계로 이루어진 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제작방법

5 5

제 1 항에 있어서, 상기 제 4 과정은

재성장 외부 베이스층 형성 후 베이스 오믹전극을 증착하고 리프트오프하여 이미 형성되어 있는 실리콘질화막을 통해 에미터 영역으로부터 자기정렬하는 제 1 단계와;

상기 베이스 오믹 전극을 마스크층으로 하여 불필요한 재성장 베이스 영역을 식각해서 제거하는 제 2 단계로 이루어진 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제작방법

6 6

제 1 항에 있어서, 상기 제 5 과정은

베이스층 제성장 후 베이스 오믹 전극을 형성하고 리프트오프하여 실리콘질화막에 의해 에미터 영역으로부터 베이스 전극을 자기정렬시키는 제 1 단계와;

상기 베이스 전극을 마스크층으로 하여 불필요한 재성장 외부 베이스 영역을 식각한 후 소자분리 메사식각 및 에피 재성장의 마스크로서 사용한 SiN막을 제거하는 제 2 단계와;

마스크로 사용한 SiN막 제거 후 웨이퍼 전면에 재차 SiN 보호막을 증착한 후 에미터 전극, 베이스 전극 및 금속과 배선 금속간의 전기적 연결을 위한 접촉창을 건식식각에 의해 정의하고 배선 금속을 리프트오프 방법으로 형성하는 제 3 단계로 이루어진 것을 특징으로 하는 이종접합 쌍극자 트랜지스터의 제작방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.