| 1 |
1
요구기(requster)와 응답기(responder)를 적어도 하나 이상씩 갖는 병렬처리 시스템 또는 다중처리 시스템에서 상기 응답기의 응답가능 상태에 따라서 상기 요구기의 접근 동작을 수행하기나 연기하는 방법에 있어서; 상기 요구기에 의해 접근주소가 생성되면, 버스의 사용을 신청하고, 버스의 사용을 위한 경쟁에 돌입하는 단계(S1∼S3)와; 버스경쟁에서 승리(WIN)하였는 지의 여부를 판별하고, 버스경쟁에서 졌다고 판명되면, 다시 버스사용의 신청을 수행하고, 버스 경쟁에서 이겼다고 판명되면, 생성된 주소가 어느 응답기의 것인지를 조사하는 단계(S4, S5)와; 해당 응답기의 응답상태를 조사하여 응답불능 상태라고 판명되면 버스사용 신청자를 조사하고, 신청자가 없는 지를 판별하는 단계(S6∼S8)와 ; 신청자가 있다고 판명되면 다시 버스사용 신청을 수행하고, 신청자가 없다고 판명되면 다시 해당 응답기의 상태를 조사하는 단계와; 상기의 해당 응답기 응답상태 조사단계(S6)에서, 해당 응답기가 응답가상태에 있다고 판명되면 버스를 구동하고, 응답기로부터 응답가능여부를 나타내는 정보를 수집하여 정보의 상태를 조사한 후, 그 정보에 오류가 있는 지의 여부를 조사하는 단계(S10-S12)와 ; 오류가 있는 것으로 판명되면 재 시도신호를 구동하고, 오류가 없는 것으로 판명되면 읽기와 쓰기동작 중 어느 것인지를 조사하는 단계(S13, S14)와 ; 쓰기동작인지의 여부를 조사하여 쓰기라고 판명되면 응답기의 해당 주소에 데이타를 쓰고 종료하는 단계(S15, S16)와; 상기의 단계에서, 읽기동작이라고 판명되면 해당 주소의 정보를 읽고 버스의 사용을 신청하는 단계(S17, S18)와; 읽혀진 정보를 일시 저장하고, 다시 버스사용의 경쟁에 돌입하는 단계(S19, S20)와; 버스경쟁에서 승리하였는지의 여부를 조사하여졌다고 판명되면 버스의 사용을 재신청하고, 이겼다고 판명되면 읽혀진 정보를 버스로 구동하고 종료하는 단계(S21, S22)를 포함하는 것을 특징으로 하는 병렬/다중 처리 구조 컴퓨터시스템의 요구기 접근 연기 방법
|
| 2 |
2
시스템버스(1)에 각각 연결되는 요구기(requester)와 응답기(responder)를 적어도 하나 이상씩 갖는 병렬처리 시스템 또는 다중처리 시스템에서 상기 요구기의 응답 가능 상태에 따라서 상기 요구기의 접근 동작을 수행하거나 연기하는 장치에 있어서; 상기 장치는 어떤 하나의 요구기로 부터 상기 시스템 버스(1)를 통하여 제공되는 주소를 해독하여 요구기가 어떤 응답기에 대해 접근을 요청하는 지를 판별하는 응답자 판별기(2)와, 해당 응답기의 응답상태가 응답기 동작 사이클 중 어느 상태에 있는 지를 감지하는 응답상태 감지기(3)와, 해당 응답기의 응답을 보유하고 변경하는 응답상태 저장기(4)와, 상기 시스템 버스(1)의 동작 사이클 규격에 맞추어 상기 응답자 판별기(2)와 상기 응답상태 감지기(3) 및 상기 응답 상태 저장기(4)의 동작을 제어하는 버스 감지기 상태 순차 제어기(5)를 포함하는 것을 특징으로 하는 병렬/다중 처리 구조 컴퓨터 시스템의 요구기 접근 연기 장치
|
