| 1 |
1
기판 상에 형성된 제1 반도체층; 상기 제1 반도체층 상에 상기 제1 반도체층과 상이한 밴드갭을 갖게 형성된 제2 반도체층 패턴; 상기 제1 반도체층과 제2 반도체층 패턴 사이의 계면에 이종접합에 의하여 형성된 2차원전자가스층; 상기 제2 반도체층 패턴과 연결되어 형성된 T자형 게이트; 및 상기 제2 반도체층 패턴의 양측의 제1 반도체층 상에 Ni(또는 Cr)/In/Mo(또는 W)/Au가 순차적으로 형성된 다중층으로 구성된 소오스/드레인 오믹 전극을 포함하여 이루어지는 것을 특징으로 하는 질화물 반도체 전계 효과 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 제1 반도체층은 GaN층 또는 불순물이 도핑되지 않는 GaN층으로 구성하는 것을 특징으로 하는 질화물 반도체 전계 효과 트랜지스터
|
| 3 |
3
제1항에 있어서, 상기 제2 반도체층 패턴은 AlGaN층으로 구성하는 것을 특징으로 하는 질화물 반도체 전계 효과 트랜지스터
|
| 4 |
4
제1항에 있어서, 상기 기판 상에 버퍼층이 더 형성되어 있는 것을 특징으로 하는 질화물 반도체 전계 효과 트랜지스터
|
| 5 |
5
기판 상에 형성된 GaN층; 상기 GaN층 상에 상기 GaN층과 상이한 밴드갭을 갖게 형성된 AlGaN층 패턴; 상기 GaN층과 AlGaN층 패턴 사이의 계면에 이종접합에 의하여 형성된 2차원전자가스층; 상기 AlGaN층 패턴과 연결되어 형성된 T자형 게이트; 및 상기 AlGaN층 패턴의 양측의 GaN층 상에는 Ni(또는 Cr)/In/Mo(또는 W)/Au가 순차적으로 형성된 다중층으로 구성된 소오스/드레인 오믹 전극을 포함하여 이루어지는 것을 특징으로 하는 질화물 반도체 전계 효과 트랜지스터
|
| 6 |
6
기판 상에 이종접합이 형성되도록 상이한 밴드갭(bandgap)을 갖는 제1 반도체층 및 제2 반도체층을 순차적으로 형성함과 아울러 상기 제1 반도체층과 제2 반도체층 사이의 계면에 2차원전자가스층을 형성하는 단계; 상기 제2 반도체층을 패터닝하여 제2 반도체층 패턴을 형성함과 아울러 상기 제2 반도체층 패턴의 양측의 제1 반도체층이 노출된 부분에 소오스/드레인 오믹 전극 예정 영역을 형성하는 단계; 상기 소오스/드레인 오믹 전극 예정 영역의 제1 반도체층 상에 Ni(또는 Cr)/In/Mo(또는 W)/Au를 순차적으로 형성하여 소오스/드레인 오믹 전극을 형성하는 단계; 및 상기 제2 반도체층 패턴에 연결된 T자형 게이트를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 질화물 반도체 전계 효과 트랜지스터의 제조방법
|
| 7 |
7
제6항에 있어서, 상기 제1 반도체층은 GaN층 또는 불순물이 도핑되지 않는 GaN층으로 형성하는 것을 특징으로 하는 질화물 반도체 전계 효과 트랜지스터의 제조방법
|
| 8 |
8
제6항에 있어서, 상기 제2 반도체층 패턴은 AlGaN층으로 형성하는 것을 특징으로 하는 질화물 반도체 전계 효과 트랜지스터의 제조방법
|
| 9 |
9
제6항에 있어서, 상기 기판 상에 버퍼층을 더 형성하는 것을 특징으로 하는 질화물 반도체 전계 효과 트랜지스터의 제조방법
|
| 10 |
9
제6항에 있어서, 상기 기판 상에 버퍼층을 더 형성하는 것을 특징으로 하는 질화물 반도체 전계 효과 트랜지스터의 제조방법
|
