1 |
1
기판 상부에 행열 어드레싱을 가능하게 하는 띠형의 행열 신호선들과, 상기 행 신호선과 열 신호선에 의해 정의되는 각 픽셀을 구비하되, 상기 각 픽셀은 막형의 전계 에미터와 적어도 상기 행열 신호선과 연결된 2개의 단자와 상기 막형의 전계 에미터와 연결된 1개의 단자를 가지고 상기 전계 에미터를 제어하는 제어 소자를 구비하는 캐소드판; 상기 각 픽셀당, 투명 전극과 상기 투명 전극의 일영역 상에 형광체를 구비하는 아노드판; 상기 각 픽셀당, 내부에 경사진 내벽을 가지는 게이트 구멍을 가지고, 상기 게이트 구멍 상부 주위에는 게이트 전극을 구비하는 게이트판; 및 상기 게이트 판을 캐소드 판과 아노드 판 사이에서 지지하는 스페이서를 구비하되, 상기 캐소드 판의 전계 에미터는 상기 게이트 구멍을 통하여 상기 아노드 판의 형광체와 서로 대향할 수 있도록 구성되며, 진공 패키징되어 있는 것을 특징으로 하는 전계 방출 디스플레이
|
2 |
2
기판 상부에 행열 어드레싱을 가능하게 하는 띠형의 행열 신호선들과, 상기 행 신호선과 열 신호선에 의해 정의되는 각 픽셀을 구비하되, 상기 각 픽셀은 막형의 전계 에미터와 적어도 상기 행열 신호선과 연결된 2개의 단자와 상기 막형의 전계 에미터와 연결된 1개의 단자를 가지고 상기 전계 에미터를 제어하는 제어 소자를 구비하는 캐소드 판; 상기 각 픽셀당, 투명 전극과 상기 투명 전극의 일영역 상에 형광체를 구비하는 아노드 판; 상기 각 픽셀당, 내부에 경사진 내벽을 가지는 게이트 구멍을 가지고, 상기 게이트 구멍 상부 주위에는 게이트 전극을 구비하는 게이트 판; 및 상기 게이트 판을 캐소드 판과 아노드 판 사이에서 지지하는 스페이서를 구비하되, 상기 캐소드 판의 전계 에미터는 상기 게이트 구멍을 통하여 상기 아노드 판의 형광체와 서로 대향할 수 있도록 구성되어 진공 패키징되며, 상기 전계 에미터는 여러 개의 영역으로 분리된 도트들로 이루어지고, 상기 게이트 판의 상기 게이트 구멍이 이들 도트 각각에 대응되는 개수로 구성되어 있으며, 상기 게이트 구멍들 중 적어도 하나는 경사진 내벽을 가지는 것을 특징으로 하는 전계 방출 디스플레이
|
3 |
3
제 1 항 또는 제 2 항에 있어서, 상기 아노드 판, 캐소드 판 및 게이트 판은 각각 별개의 투명 기판으로 구성되는 것을 특징으로 하는 전계 방출 디스플레이
|
4 |
4
제 1 항 또는 제 2 항에 있어서, 상기 스페이서는 상기 아노드 판과 상기 게이트 판 사이에 형성된 것을 특징으로 하는 것을 특징으로 하는 전계 방출 디스플레이
|
5 |
5
기판 상부에 행열 어드레싱을 가능하게 하는 띠형의 행열 신호선들과, 상기 행 신호선과 열 신호선에 의해 정의되는 각 픽셀을 구비하되, 상기 각 픽셀은 막형의 전계 에미터와 적어도 상기 행열 신호선과 연결된 2개의 단자와 상기 막형의 전계 에미터와 연결된 1개의 단자를 가지고 상기 전계 에미터를 제어하는 제어 소자를 구비하는 캐소드 판; 상기 각 픽셀당, 투명 전극과 상기 투명 전극의 일영역 상에 형광체를 구비하는 아노드 판;및 상기 캐소드 판과 아노드 판을 일정간격으로 지지하는 스페이서를 구비하되, 상기 캐소드 판 상부에는, 상기 각 픽셀당, 내부에 경사진 내벽을 가지는 게이트 구멍을 포함하는 절연층과 상기 게이트 구멍 상부 주위에 형성된 게이트 전극을 더 포함하고, 상기 캐소드 판의 전계 에미터는 상기 게이트 구멍을 통하여 상기 아노드 판의 형광체와 서로 대향할 수 있도록 구성되며, 진공 패키징되어 있는 것을 특징으로 하는 전계 방출 디스플레이
|
6 |
6
기판 상부에 행열 어드레싱을 가능하게 하는 띠형의 행열 신호선들과, 상기 행 신호선과 열 신호선에 의해 정의되는 각 픽셀을 구비하되, 상기 각 픽셀은 막형의 전계 에미터와 적어도 상기 행열 신호선과 연결된 2개의 단자와 상기 막형의 전계 에미터와 연결된 1개의 단자를 가지고 상기 전계 에미터를 제어하는 제어 소자를 구비하는 캐소드 판; 상기 각 픽셀당, 투명 전극과 상기 투명 전극의 일영역 상에 형광체를 구비하는 아노드 판;및 상기 캐소드 판과 아노드 판을 일정간격으로 지지하는 스페이서를 구비하되, 상기 캐소드 판 상부에는, 상기 각 픽셀당, 내부에 경사진 내벽을 가지는 게이트 구멍을 포함하는 절연층과 상기 게이트 구멍 상부 주위에 형성된 게이트 전극을 더 포함하고, 상기 캐소드 판의 전계 에미터는 상기 게이트 구멍을 통하여 상기 아노드 판의 형광체와 서로 대향할 수 있도록 구성되며, 진공 패키징되며, 상기 전계 에미터는 여러 개의 영역으로 분리된 도트들로 이루어지고, 상기 게이트 판의 상기 게이트 구멍이 이들 도트 각각에 대응되는 개수로 구성되어 있으며, 상기 게이트 구멍들 중 적어도 하나는 경사진 내벽을 가지는 것을 특징으로 하는 전계 방출 디스플레이
|
7 |
7
제 5 항 또는 제 6 항에 있어서, 상기 아노드 판 및 캐소드 판은 각각 별개의 투명 기판으로 구성되는 것을 특징으로 하는 전계 방출 디스플레이
|
8 |
8
제 1, 2, 5 및 6 항 중 어느 하나의 항에 있어서, 상기 각 픽셀의 상기 형광체는 빨강(R), 녹색(G) 또는 파랑색(B)의 형광체인 것을 특징으로 하는 전계 방출 디스플레이
|
9 |
9
제 1, 2, 5 및 6 항 중 어느 하나의 항에 있어서, 상기 아노드의 상기 형광체 사이의 일정 영역에는 광차폐막이 더 형성된 것을 특징으로 하는 전계 방출 디스플레이
|
10 |
10
제 1, 2, 5 및 6 항 중 어느 하나의 항에 있어서, 상기 전계 에미터는 다이아몬드, 다이아몬드 카본 또는 카본 나노튜브로 이루어진 박막 또는 후막으로 구성되는 것을 특징으로 하는 전계 방출 디스플레이
|
11 |
11
제 1, 2, 5 및 6 항 중 어느 하나의 항에 있어서, 상기 제어 소자는 박막 트랜지스터 또는 금속-산화물-반도체 전계 효과 트랜지스터인 것을 특징으로 하는 전계 방출 디스플레이
|
12 |
12
제 1, 2, 5 및 6 항 중 어느 하나의 항에 있어서, 상기 게이트 전극에는 DC 전압을 인가하여 상기 캐소드 판의 막형의 전계 에미터로부터 전자 방출을 유도하고, 상기 아노드 판의 상기 투명 전극에 DC 전압을 인가하여 방출된 전자를 고에너지로 가속시키며, 스캔 및 데이터 신호를 상기 캐소드 판의 각 픽셀에 있는 전계 에미터의 제어 소자에 어드레싱하여 상기 전계 에미터의 제어 소자는 전계 에미터의 전자 방출을 제어하여 화상을 표현하는 것을 특징으로 하는 전계 방출 디스플레이
|
13 |
13
제 9 항에 있어서, 상기 게이트 판의 게이트 전극에는 50~1500V의 DC전압을 인가되고, 상기 아노드 판의 투명 전극에는 2kV 이상의 고전압이 인가되는 것을 특징으로 하는 전계 방출 디스플레이
|
14 |
14
제 9 항에 있어서, 상기 화상의 계조 표현은 상기 제어 소자의 제어를 통해 상기 전계 에미터에 인가되는 데이터 신호 전압의 펄스 진폭 및/또는 펄스 폭(지속시간)을 변화시켜 확보하는 것을 특징으로 하는 전계 방출 디스플레이
|
15 |
15
제 1, 2, 5 및 6 항 중 어느 하나의 항에 있어서, 상기 전계에미터에 인가되는 데이터 신호의 전압은 0 내지 50V의 펄스인 것을 인 것을 특징으로 하는 전계 방출 디스플레이
|
16 |
16
제 1, 2, 5 및 6 항 중 어느 하나의 항에 있어서, 상기 제어소자는 박막트랜지스터로서, 상기 캐소드 판 상에 금속으로 이루어진 게이트; 상기 게이트를 포함한 캐소드 판 상에 형성된 게이트 절연막; 상기 게이트 및 게이트 절연막의 일부 위에 반도체 박막으로 이루어진 활성층; 상기 활성층의 양끝 영역에 형성된 소스 및 드레인; 상기 소스 및 드레인을 전극과 접속하기 위한 컨택홀을 가지는 층간절연층을 포함하여 구성되는 것을 특징으로 하는 전계 방출 디스플레이
|
17 |
17
제 1, 2, 5 및 6 항 중 어느 하나의 항에 있어서, 상기 박막 트랜지스터의 활성층이 비정질 실리콘 또는 폴리실리콘층으로 구성되는 것을 특징으로 하는 전계 방출 디스플레이
|
18 |
17
제 1, 2, 5 및 6 항 중 어느 하나의 항에 있어서, 상기 박막 트랜지스터의 활성층이 비정질 실리콘 또는 폴리실리콘층으로 구성되는 것을 특징으로 하는 전계 방출 디스플레이
|