| 1 |
1
(a) 광검출기 영역 및 트랜지스터 영역의 기판 상에 서브콜렉터층 및 제1 반도체층을 형성하는 단계;(b) 상기 광검출기 영역 및 상기 트랜지스터 영역의 상기 제1 반도체층 상에 서로 다른 간격의 절연층 패턴을 형성하는 단계;(c) 상기 광검출기 영역의 상기 절연층 패턴 사이에 제2 반도체층으로 광흡수층을 형성하고, 상기 트랜지스터 영역의 상기 절연층 패턴 사이에 상기 광흡수층보다 얇은 상기 제2 반도체층으로 콜렉터층을 형성하는 단계;(d) 상기 절연층 패턴을 제거하는 단계; 및(e) 상기 광검출기 영역에는 상기 서브콜렉터층, 상기 광흡수층 및 베이스층으로 구성된 광검출기를 형성하고, 상기 트랜지스터 영역에는 상기 서브콜렉터층, 상기 콜렉터층, 상기 베이스층 및 에미터층으로 이루어진 트랜지스터를 형성하여 단일 집적된 구조로 제조하는 단계를 포함하여 이루어진 광전집적 수신회로 칩의 제조방법
|
| 2 |
2
제 1 항에 있어서, 상기 단계(e)는, (e1) 상기 절연층 패턴을 제거한 후 전체 상부면에 상기 베이스층, 상기 에미터층을 형성하는 단계; (e2) 상기 광검출기 영역 및 상기 트랜지스터 영역을 각각 분리시키는 단계; (e3) 상기 트랜지스터 영역에는 상기 서브콜렉터층, 상기 제1 반도체층, 상기 콜렉터층, 상기 베이스층 및 상기 에미터층이 적층된 구조의 트랜지스터를 형성하는 단계; 및 (e4) 상기 광검출기 영역에는 상기 서브콜렉터층, 상기 제1 반도체층, 상기 광흡수층 및 상기 베이스층이 적층된 구조의 광검출기를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 광전집적 수신회로 칩의 제조방법
|
| 3 |
3
제 2 항에 있어서, 상기 단계(e1)에서 상기 에미터층의 상부에 오믹층을 형성하는 단계를 더 포함한 것을 특징으로 하는 광전집적 수신회로 칩의 제조방법
|
| 4 |
4
제 2 항에 있어서, 상기 단계(e3)는, (e3-1) 상기 트랜지스터 영역의 상기 에미터층을 선택적으로 식각하여 메사형의 에미터를 형성한 후, 상기 에미터층의 상부에 에미터 전극을 형성하는 단계; (e3-2) 상기 베이스층 상부의 소정 영역에 베이스 전극을 형성하는 단계; 및 (e3-3) 상기 베이스 전극 외측부의 상기 베이스층, 상기 콜렉터층 및 상기 제1 반도체층을 선택적으로 제거하고, 상기 서브콜렉터층의 상부를 노출시킨 후, 상기 서브콜렉터층 상부의 소정 영역에 콜렉터 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 광전집적 수신회로 칩의 제조방법
|
| 5 |
5
제 2 항에 있어서, 상기 단계(e4)는, (e4-1) 상기 광검출기 영역의 상기 에미터층 및 상기 베이스층을 제거하는 단계; (e4-2) 상기 광검출기 영역에 형성된 상기 광흡수층, 상기 제1 반도체층 및 상기 서브콜렉터층의 소정 영역을 제거하여 상기 서브콜렉터층을 노출시켜 도파로형 광검출기를 확정하는 단계; 및 (e4-3) 상기 광흡수층 상부의 소정 영역에 p-전극을 형성한 후 상기 노출된 서브콜렉터층 상부의 소정 영역에 n-전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 광전집적 수신회로 칩의 제조방법
|
| 6 |
6
제 2 항에 있어서, 상기 단계(e2)는 상기 광검출기 영역 및 상기 트랜지스터 영역 계면의 상기 에미터층, 상기 베이스층, 상기 제1 반도체층, 상기 서브콜렉터층 및 상기 기판의 소정 두께를 제거하는 단계로 이루어진 것을 특징으로 하는 광전집적 수신회로 칩의 제조방법
|
| 7 |
7
제 1 항에 있어서, 상기 광검출기 영역의 상기 절연층 패턴의 간격이 상기 트랜지스터 영역의 상기 절연층 패턴의 간격보다 좁은 것을 특징으로 하는 광전집적 수신회로 칩의 제조방법
|
| 8 |
8
제 1 항에 있어서, 상기 제2 반도체층은 n-InGaAs층으로 이루어지며, 금속 유기 화학 기상 증착법(MOCVD)으로 형성하는 것을 특징으로 하는 광전집적 수신회로 칩의 제조방법
|
| 9 |
8
제 1 항에 있어서, 상기 제2 반도체층은 n-InGaAs층으로 이루어지며, 금속 유기 화학 기상 증착법(MOCVD)으로 형성하는 것을 특징으로 하는 광전집적 수신회로 칩의 제조방법
|
