맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스구조

  • 기술번호 : KST2015094005
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 시스템-온-칩(System-on-Chip; SoC)에 사용되는 온-칩-버스 구조에 관한 것으로, 시스템 버스로 주소, 쓰기 데이터, 제어신호를 출력하는 다수의 마스터 블록과, 마스터 블록으로부터 출력되는 요구신호를 처리하는 버스 중재기와, 마스터 블록으로부터 출력되는 주소를 디코딩하는 주소 디코더와, 마스터 블록으로부터 주소, 데이터, 제어신호를 입력받아 처리한 후 데이터, 응답신호를 출력하는 슬레이브 블록과, 버스 중재기로부터 허가신호를 입력받아 해당하는 하나의 마스터 블록의 주소, 데이터, 제어신호를 출력하는 마스터용 멀티플랙서와, 주소 디코더로부터 선택신호를 입력받아 해당하는 하나의 슬레이브 블록의 데이터, 응답 신호를 출력하는 슬레이브용 멀티플랙서로 이루어져 다수의 마스터 블록이 다수의 슬레이브 블록과 동시에 데이터를 주고 받음으로써 버스의 대역폭이 커지고 데이터 처리율이 향상된다.마스터 블록, 슬레이브 블록, 멀티플랙서, 버스 중재기, 주소 디코더
Int. CL G06F 13/40 (2006.01)
CPC G06F 13/4031(2013.01) G06F 13/4031(2013.01) G06F 13/4031(2013.01) G06F 13/4031(2013.01)
출원번호/일자 1020010086829 (2001.12.28)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2003-0056567 (2003.07.04) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2001.12.28)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김진규 대한민국 대전광역시유성구
2 엄낙웅 대한민국 대전광역시유성구
3 김보우 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2001.12.28 수리 (Accepted) 1-1-2001-0351456-65
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
3 선행기술조사의뢰서
Request for Prior Art Search		 2003.08.08 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2003.09.15 수리 (Accepted) 9-1-2003-0040951-71
5 의견제출통지서
Notification of reason for refusal		 2003.12.22 발송처리완료 (Completion of Transmission) 9-5-2003-0509175-62
6 거절결정서
Decision to Refuse a Patent		 2004.07.12 발송처리완료 (Completion of Transmission) 9-5-2004-0278492-13
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

시스템 버스로 주소, 쓰기 데이터, 제어신호를 출력하는 다수의 마스터 블록과,

상기 마스터 블록으로부터 출력되는 요구신호를 처리하는 버스 중재기와,

상기 마스터 블록으로부터 출력되는 주소를 디코딩하는 주소 디코더와,

상기 마스터 블록으로부터 주소, 데이터, 제어신호를 입력받아 처리한 후 데이터, 응답신호를 출력하는 슬레이브 블록과,

상기 버스 중재기로부터 허가신호를 입력받아 해당하는 하나의 마스터 블록의 주소, 데이터, 제어신호를 출력하는 마스터용 멀티플랙서와,

상기 주소 디코더로부터 선택신호를 입력받아 해당하는 하나의 슬레이브 블록의 데이터, 응답 신호를 출력하는 슬레이브용 멀티플랙서를 포함하여 이루어진 것을 특징으로 하는 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스 구조

2 2

제 1 항에 있어서,

상기 마스터 블록은 프로세서, DMA 및 테스트 인터페이스 컨트롤러를 포함하여 이루어진 것을 특징으로 하는 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스 구조

3 3

제 1 항에 있어서,

상기 슬레이브 블록은 타이머, 인터럽트 컨트롤러, 메모리 컨트롤러, UART, RTC를 포함하여 이루어진 것을 특징으로 하는 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스 구조

4 4

제 1 항에 있어서,

상기 버스 중재기는 복수의 상기 마스터 블록으로부터 요구신호를 입력받아 각각의 마스터 블록이 요청하는 슬레이브 블록을 선택하고, 2개 이상의 마스터 블록이 하나의 슬레이브 블록을 요청할 경우 마스터 블록 간에 우선 순위를 두어 우선 순위가 높은 마스터 블록이 먼저 요청한 슬레이브 블록을 엑세스하도록 구성된 것을 특징으로 하는 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스 구조

5 5

제 1 항에 있어서,

상기 주소 디코더는 상기 마스터 블록으로부터 주소를 입력받고, 상기 마스터 블록이 원하는 슬레이브 블록으로 선택신호를 인가하여 선택된 슬레이브 블록이 동작되도록 구성된 것을 특징으로 하는 다중 프로세서와 주변 블록을 갖는 시스템 칩을 위한 버스 구조

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.