1 |
1
불순물이 고농도로 도핑된 실리콘기판의 표면의 소정 부분에 보호막을 형성하고 상기 보호막을 식각 마스크로 사용하여 상기 실리콘기판의 노출된 부분을 건식 식각하여 팁을 형성하는 공정과, 상기 팁의 모서리가 뾰족해지도록 팁의 표면과 실리콘기판의 표면을 열 산화시켜 산화막을 형성하는 공정과, 상기 실리콘기판과 탭이 노출되도록 보호막과 산화막을 제거하고 상기 실리콘 기판과 팁의 상부에 CVD 방법으로 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막의 상부에 게이트전극을 형성하고 이 게이트전극의 상부에 상기 팁과 대응하는 부분이 매우 얇고 나머지 부분은 두꺼운 희생막을 형성하는 공정과, 상기 희생막을 에치 백하여 제거함과 동시에 상기 팁과 대응하는 부분의 게이트 전극을 제거하여 게이트 절연막을 노출시키는 공정과, 상기 게이트전극을 식각 마스크로 사용하여 상기 게이트 절연막의 노출된 부분을 게이트 전극의 하부에서 축방향으로도 제거되어 게이트 전극이 오버 행되도록 습식 식각하여 상기 팁을 노출시키는 공정을 구비하는 전계 방출 소자의 제조방법
|
2 |
2
제1항에 있어서, 상기 실리콘기판이 N형인 전계 방출 소자의 제조방법
|
3 |
3
제1항에 있어서, 상기 보호막을 열산화막으로 형성하는 전계 방출 소자의 제조방법
|
4 |
4
제1항에 있어서, 상기 보호막을 산화막과 질화막으로 형성하는 전계 방출 소자의 제조방법
|
5 |
5
제3항 또는 제4항에 있어서, 상기 보호막을 100nm∼500nm의 두께로 형성하는 전계 방출 소자의 제조방법
|
6 |
6
제1항에 있어서, 상기 팁을 SF6 가스를 사용하여 상기 실리콘기판(21)을 등방성 식각하는 1단계 식각과 SF6 가스와 O2 가스를 혼합하여 상기 등방성 식각된 부분을 비등방성 식각하여 형성하는 전계 방출 소자의 제조방법
|
7 |
7
제1항에 있어서, 상기 게이트 절연막을 TEOS나 산화막으로 형성하는 전계 방출 소자의 제조방법
|
8 |
8
제7항에 있어서, 상기 게이트 절연막을 200nm∼1500nm의 두께로 형성하는 전계 방출 소자의 제조방법
|
9 |
9
제1항에 있어서, 상기 게이트 전극을 W, TiW, Mo, Au의 금속, 폴리실리콘 또는 실리사이드로 형성하는 전계방출 소자의 제조방법
|
10 |
10
제1항에 있어서, 상기 희생막을 SOG(Spin-On-Glass)막으로 형성하는 전계 방출 소자의 제조방법
|
11 |
11
불순물이 고농도로 도핑된 실리콘기판의 표면의 소정 부분에 보호막을 형성하고 상기 보호막을 식각 마스크로 사용하여 상기 실리콘기판의 노출된 부분을 건식 식각하여 팁을 형성하는 공정과, 상기 팁의 모서리가 뾰족해지도록 팁의 표면과 실리콘기판의 표면을 열 산화시켜 산화막을 형성하는 공정과, 상기 실리콘기판과 탭이 노출되도록 보호막과 산화막을 제거하고 상기 실리콘 기판과 팁의 상부에 CVD 방법으로 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막의 상부에 폴리게이트를 증착하여 게이트전극을 형성하고 이 게이트전극의 상부에 상기 팁과 대응하는 부분이 매우 얇고 나머지 부분은 두꺼운 희생막을 형성하는 공정과, 상기 희생막을 에치 백하여 제거함과 동시에 상기 팁과 대응하는 부분의 게이트 전극을 제거하여 게이트 절연막을 노출시키는 공정과, 상기 게이트 전극과 상시 게이트절연막의 노출된 부분의 상부에 고융점 금속을 증착하고 열처리하여 게이트전극을 실리사이드화 시키고 상기 게이트절연막 상부의 고융점 금속을 제거하는 공정과, 상기 게이트전극을 식각마스크로 사용하여 상기 게이트 절연막의 노출된 부분을 게이트 전극의 하부에서 축방향으로도 제거되어 게이트 전극이 오버 행되도록 습식 식각하여 상기 팁을 노출시키는 공정을 구비하는 전계 방출 소자의 제조방법
|
12 |
12
제11항에 있어서, 상기 열처리를 200℃∼700℃의 온도로 실시하는 전계 방출조사의 제조방법
|
13 |
13
불순물이 고농도로 도핑된 실리콘기판의 표면의 소정 부분에 보호막을 형성하고 상기 보호막을 식각 마스크로 사용하여 상기 실리콘기판의 노출된 부분을 건식 식각하여 팁을 형성하는 공정과, 상기 팁의 모서리가 뾰족해지도록 팁의 표면과 실리콘기판의 표면을 열 산화시켜 산화막을 형성하는 공정과, 상기 실리콘기판과 탭이 노출되도록 보호막과 산화막을 제거하고 상기 실리콘 기판과 팁의 상부에 CVD 방법으로 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막의 상부에 폴리게이트으로 게이트전극을 형성하고 이 게이트전극의 상부에 상기 팁과 대응하는 부분이 매우 얇고 나머지 부분은 두꺼운 희생막을 형성하는 공정과, 상기 희생막을 에치 백하여 제거함과 동시에 상기 팁과 대응하는 부분의 게이트 전극을 제거하여 게이트 절연막을 노출시키는 공정과, 상기 게이트전극을 식각마스크로 사용하여 상기 게이트 절연막의 노출된 부분을 게이트 전극의 하부에서 축방향으로도 제거되어 게이트 전극이 오버 행되도록 습식 식각하여 상기 팁을 노출시키는 공정과, 상기 게이트전극과 팁의 표면에 고융점 금속을 증착하고 200℃∼700℃의 온도로 열처리하여 게이트전극과 팁을 실리사이드화시키는 공정을 전계 방출소자의 제조방법
|
14 |
|