요약 | 본 발명은 트렌치 내부에 막을 채우는 과정에서 빈 공간이 발생하는 것을 효과적으로 방지할 수 있는 트렌치 형성 방법에 관한 것으로, 본 발명은 트렌치 영역을 정의하는 절연막 패턴 및 감광막 패턴을 형성하고 절연막 패턴의 측벽을 습식식각하여 절연막 패턴이 정의하는 트렌치 영역을 확장시키고 건식식각 공정을 실시하여 비교적 그 입구가 넓고 완만한 주 트렌치(main trench)를 형성함과 동시에 주 트렌치에 인접하여 기생 트렌치(parasitic trench)를 형성하는데 그 특징이 있다. 즉, 본 발명은 입구가 넓은 트렌치 형성 및 트렌치 입구에 두꺼운 산화막을 형성하는 기술에 관한 것이다. 본 발명은 1차 건식식각, 습식식각 및 2차 건식식각을 이용하여 주 트렌치 입구를 넓고 둥글게 형성시키면서 이 과정에서 생성되는 기생트렌치를 이용하여 트렌치 입구에 비교적 두꺼운 산화막을 성장시켜서 소자의 누설전류 및 항복전압 특성을 향상시키는데 다른 특징이 있다. |
---|---|
Int. CL | H01L 21/76 (2006.01) |
CPC | H01L 21/76224(2013.01) H01L 21/76224(2013.01) |
출원번호/일자 | 1019980044519 (1998.10.23) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0275501-0000 (2000.09.21) |
공개번호/일자 | 10-2000-0026815 (2000.05.15) 문서열기 |
공고번호/일자 | (20001215) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1998.10.23) |
심사청구항수 | 3 |