부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치에 있어서,

확산 코드를 발생시키는 코드 발생기;

IMT2000 비동기 DS-CDMA 동기 획득에 사용되는 입력 전송 신호(RX stream)를 얼리(Early) 및 레이트(Late)로 시간 정렬하는 신호 정렬기;

상기 신호 정렬기에서 출력되는 얼리 및 레이트 신호가 멀티플렉싱(Multiplexing)되어 전달된 신호와 상기 코드 발생기에서 발생시킨 확산 신호간의 상관값을 구하는 복소 얼리 및 레이트 매치드 필터(Matched Filter);

상기 매치드 필터로부터 전달된 상관값으로부터 복소 에너지를 구한 후, I/Q 합산하는 제곱 및 덧셈기;

상기 코드 발생기가 발생시킨 확산 코드 간의 상관 에너지 및 각각의 단계별 문턱 에너지를 비교하여 상관 에너지가 가장 높은 SSCH 코드의 인덱스를 구하는 상관 에너지 비교기;

상기 상관 에너지를 크기 순으로 소정 개수를 선택하여 소팅하는 분류기;

상기 분류기로부터 구한 상관 에너지 값 및 위치 인덱스가 저장되는 동기 지점 버퍼;

검증된 상관 에너지가 높은 멀티 패스에 대한 상관 에너지와 상기 위치 인덱스가 저장되어 레이크 리시버로 위치를 전달하는 서처 버퍼;

상기 상관 에너지 비교기로부터 각 슬롯의 코드 인덱스를 입력받아 슬롯마다 코드 그룹을 임시 저장하는 SSCH 버퍼; 및

상기 SSCH 버퍼에 저장된 코드 그룹들을 비교하여 현재 단말기가 속한 코드 그룹을 결정하고 프레임의 경계를 구하는 코드 그룹 비교기; 를 포함하는 것을 특징으로 하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

제 1항에 있어서,

상기 매치드 필터는 부분 덧셈기와 적분기로 나누어 구성되거나 부분 덧셈기를 트리구조의 덧셈기 배열로 구성하는 것을 특징으로 하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

제 2항에 있어서,

상기 매치드 필터를 적분구간의 크기(W)와 같은 갯수의 덧셈기를 사용하지 않고 작은 수(AN=(W/MC)-1)의 덧셈기를 사용하면서 버퍼에 저장된 전송신호와 버퍼에 저장된 코드를 멀티플렉스를 사용하여 선택적으로 AN+1 만큼씩 출력하여 여러 번(MC)의 덧셈을 나누어 수행한 후 적분하는 방식에 따라 가산횟수를 조절하여 적분구간을 가변화시키는 것을 특징으로 하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

제 1항에 있어서,

상기 신호 정렬기는, 상기 얼리, 레이트 매치드 필터가 1/2 칩 단위로 서칭을 수행할 수 있도록 입력 전송 신호를 나이키스트(Nyquist) 샘플링 이론에 따라 신호를 나누어 정렬하는 것을 특징으로 하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

삭제

제 1항에 있어서,

세단계 동기획득 과정 중 제 일단계에서 1/2 칩 단위로 서칭을 수행할 수 있도록 전송신호를 얼리, 레이트 매치드필터로 나누어 입력하고 전송신호의 각 칩에 대한 상관에너지를 구하는 제곱 및 덧셈기(36)는 멀티프렉스를 사용하여 얼리, 레이트 매치드 필터가 공유할 수 있도록 하고 상관에너지 비교기는 각 위치에서 제 일단계 문턱에너지와 비교하고 에너지 값이 높은 순서대로 몇 개의 칩 위치를 분류하여 그 상관에너지 값과 위치 인덱스를 STTD 및 TSTD모드를 지원하기 위해 각각 이븐, 아드 슬롯에 따라 동기지점버퍼에 각각 저장하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

제 6항에 있어서,

상관성 검출 상태에서 코드버퍼는 PSCH 코드를 유지하고 신호버퍼는 매 칩마다 하나씩 입력신호를 받아드리면서 해당 칩 위치에서 PSCH 코드와 전송지연을 가지는 전송 신호간의 상관성을 검출할 때 각 칩마다 멀티클럭킹과 멀티플렉스를 사용하여 신호버퍼와 코드버퍼에 저장되어 있는 전송신호와 코드를 덧셈기트리의 크기 만큼 분할하여 덧셈하고 적분하여 상관값을 구하는 것을 특징으로 하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

제 1항에 있어서,

세단계 동기획득 과정 중 제 이단계에서 동기지점버퍼에 저장된 검증할 멀티패스 슬롯의 가정 위치 지점을 이븐, 아드동기지점버퍼 별로 얼리, 레이트매치드필터에 각각 설정하고 SSCH 코드들을 동기를 맞추어 매 슬롯마다 각각의 SSCH코드에 대한 상관에너지를 구하고 제 이단계 문턱 에너지와 비교하고 상관에너지가 가장 높은 SSCH 코드의 인덱스를 구한 후 이를 이븐, 아드슬롯의 순서로, 교대로, SSCH버퍼에 저장하고 각 코드그룹과 비교를 수행한 후 현재 단말기가 속한 코드 그룹을 결정하고 프레임의 경계를 구하여 서처콘트롤러로 전달하는 것을 특징으로 하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

제 8항에 있어서,

각 슬롯에서 신호버퍼를 초기화하고 검증할 SSCH의 갯수 만큼 코드버퍼를 재갱신하면서 저장된 코드와 신호를 멀티플렉스을 이용하여 적분구간을 스캔닝하면서 선택적으로 신호버퍼와 코드버퍼에 저장되어 있는 전송신호와 코드를 덧셈기트리의 크기 만큼 분할하여 덧셈하고 이 결과를 적분하여 인에이블 방식으로 적분구간 설정하는 것을 특징으로 하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

제 1항에 있어서,

상기 가정 멀티패스의 프레임 경계를 얼리또는 레이트매치드필터에 설정하고 현재 속한 코드그룹에 할당된 확산코드들과 CPICH 채널코드를 이 프레임 경계에 동기시켜 전송신호와 상관시켜 각 확산코드에 대한 상관에너지를 구하고 제 삼단계 문턱에너지와 비교하고 상관에너지가 가장 높은 확산코드의 인덱스를 구한 후 이 확산코드 인덱스를 서처콘트롤러로 전달하고 제 이단계와 제 삼단계에서 상관에너지비교기에서 전달된 상관에너지와 문턱에너지의 비교결과를 서처콘트롤러가 참고하여 가정 프레임 경계 위치와 상관에너지 값을 서처버퍼에 저장할지를 결정하며 서처버퍼의 결과는 레이크 리시버에 전달하는 것을 특징으로 하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

제 10항에 있어서,

신호버퍼와 코드버퍼를 초기화하고 해당 코드그룹에 속한 확산코드들을 코드 버퍼에 재갱신하면서 저장된 코드와 신호를 멀티플렉스을 이용하여 적분구간을 스캔닝하면서 선택적으로 신호버퍼와 코드버퍼에 저장되어 있는 전송신호와 코드를 덧셈기 트리의 크기만큼 분할하여 덧셈하고 이 결과를 적분하여 인에이블방식으로 적분구간을 설정하는 것을 특징으로 하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

제 8항 또는 10항에 있어서,

적분기 구조를 가진 덧셈기를 사용한 제곱기및덧셈기(36)를 인에이블 신호로 조절하고 멀티플렉스(44)를 이용하여 BPSK, QPSK 방식을 하나의 구조로 공유하는 것을 특징으로 하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

제 10항 또는 제 11항에 있어서,

확산코드(PN) 초기화 시점에 코드그룹에 속한 피엔코드로 초기화할 때 피엔발생기에 클럭 또는 기준 클럭의 몇배 빠른 멀티클럭을 인가하는 방식으로 원시위치에서부터 코드그룹에 속한 피엔코드 위치로 이동하는 것을 특징으로 하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

제 10항 또는 제 11항에 있어서,

해당코드의 시작지점에 사용된 피엔 레지스트의 초기조건을 버퍼에 저장하고 이 초기값을 이용하여 코드그룹에 속한 다음 검증할 피엔코드 위치로 클럭킹 또는 멀티클럭을 이용하여 이동한 후 코드버퍼를 재 갱신하는 것을 특징으로 하는 부분 상관기를 이용한 비동기 IMT2000 동기 획득 장치

삭제