| 1 |
1
메인 메모리로부터 읽어 온 특정 어드레스가 저장된 제1 태그 메모리 및 상기 특정 어드레스에 대한 제1 데이터와 상기 제1 데이터에 대한 제1 패리티 비트(Parity bit)가 저장된 제1 데이터 메모리를 포함하는 캐시(cache) 메모리;상기 제1 태그 메모리에 저장된 상기 특정 어드레스와 동일한 특정 어드레스가 저장된 제2 태그 메모리 및 상기 특정 어드레스에 대한 제2 데이터로서 상기 제1 데이터와 동일한 상기 제2 데이터와 상기 제2 데이터에 대한 제2 패리티 비트로서 상기 제1 패리티 비트와 다른 패리티 방식으로 생성된 상기 제2 패리티 비트가 저장된 제2 데이터 메모리를 포함하는 쉐도우 캐시(Shadow cache) 메모리; 및프로세서로부터 상기 제1 및 제2 태그 메모리에 저장된 동일한 특정 어드레스에 대한 데이터 읽기를 요청 받으면, 상기 제1 데이터 메모리에 저장된 상기 제1 데이터에 해당하는 제1 패리티 비트와 상기 제2 데이터 메모리에 저장된 상기 제2 데이터에 해당하는 제2 패리티 비트를 비교하는 패리티 검사(Parity check)를 수행하고, 상기 패리티 검사 결과, 오류가 없는 메모리에 저장된 데이터를 상기 프로세서로 전달하는 고장 감지기를 포함하는 고장 방지 기능을 갖는 캐시 제어 장치
|
| 2 |
2
제1항에 있어서,상기 제1 데이터와 상기 제2 데이터는 동일하고, 상기 제1 패리티 비트와 상기 제2 패리티 비트는 서로 다른 것인 고장 방지 기능을 갖는 캐시 제어 장치
|
| 3 |
3
제1항에 있어서, 상기 고장 감지기는,읽어 온 상기 제1 데이터의 패리티(Parity)가 상기 제1 패리티 비트와 일치하는지 여부를 검사하고, 읽어 온 상기 제2 데이터의 패리티와 상기 제2 패리티 비트가 일치하는지 여부를 검사하는 것인 고장 방지 기능을 갖는 캐시 제어 장치
|
| 4 |
4
제1항에 있어서, 상기 고장 감지기는,상기 패리티 검사 결과, 읽어 온 상기 제1 데이터 및 상기 제2 데이터에 모두 오류가 없는 경우, 읽어 온 상기 제1 데이터를 상기 프로세서로 전달하는 것인 고장 방지 기능을 갖는 캐시 제어 장치
|
| 5 |
5
제1항에 있어서, 상기 고장 감지기는,읽어 온 상기 제1 데이터에 대한 패리티 검사를 수행한 결과, 오류가 있는 경우, 읽어 온 상기 제2 데이터에 대한 패리티 검사를 수행하고, 그 결과 읽어 온 상기 제2 데이터에 오류가 없는 경우, 읽어 온 상기 제2 데이터를 상기 프로세서로 전달하는 것인 고장 방지 기능을 갖는 캐시 제어 장치
|
| 6 |
6
제1항에 있어서, 상기 고장 감지기는,상기 패리티 검사를 수행한 결과, 읽어 온 상기 제1 데이터 및 상기 제2 데이터 모두 오류가 있는 경우, 에러 메시지를 출력하는 것인 고장 방지 기능을 갖는 캐시 제어 장치
|
| 7 |
7
제1항에 있어서, 상기 고장 감지기는,읽어 온 상기 제1 데이터에 대한 패리티 검사를 수행한 결과, 오류가 있는 경우,상기 제1 패리티 비트와 상기 제2 패리티 비트를 비교하며, 상기 제1 패리티 비트와 상기 제2 패리티 비트가 서로 다른 경우,읽어 온 상기 제2 데이터에 대한 패리티 검사를 수행하고, 그 결과 오류가 없는 경우, 읽어 온 상기 제2 데이터를 상기 프로세서로 전달하는 것인 고장 방지 기능을 갖는 캐시 제어 장치
|
| 8 |
8
제1항에 있어서, 상기 고장 감지기는,읽어 온 상기 제1 데이터에 대한 패리티 검사를 수행한 결과, 오류가 있는 경우,상기 제1 패리티 비트와 상기 제2 패리티 비트를 비교하며, 상기 제1 패리티 비트와 상기 제2 패리티 비트가 서로 동일한 경우, 에러 메시지를 출력하는 것인 고장 방지 기능을 갖는 캐시 제어 장치
|
| 9 |
9
제1항에 있어서,상기 캐시 메모리와 상기 쉐도우 캐시 메모리 각각은 태그 메모리와 데이터 메모리를 포함하고,상기 태그 메모리 각각에는 상기 특정 어드레스가 저장되며,상기 데이터 메모리 각각에는 상기 제1 데이터 및 상기 제1 패리티 비트와, 상기 제2 데이터 및 상기 제2 패리티 비트가 저장되는 것인 고장 방지 기능을 갖는 캐시 제어 장치
|
| 10 |
10
제1항에 있어서,상기 제1 패리티 비트는 짝수 패리티 방식으로 생성되며, 상기 제2 패리티 비트는 홀수 패리티 방식으로 생성되는 것인 고장 방지 기능을 갖는 캐시 제어 장치
|
| 11 |
11
제1 태그 메모리 및 제1 데이터 메모리를 포함하는 캐시(cache) 메모리와 제2 태그 메모리 및 제2 데이터 메모리를 포함하는 쉐도우 캐시(Shadow Cache) 메모리를 포함하는 캐시 제어 장치로서, 상기 캐시 제어 장치의 고장을 방지하는 방법에 있어서
|
| 12 |
12
제11항에 있어서,상기 제1 데이터와 상기 제2 데이터는 동일하고, 상기 제1 패리티 비트와 상기 제2 패리티 비트는 서로 다른 것인 캐시 제어 장치의 고장 방지 방법
|
| 13 |
13
제11항에 있어서, 상기 전달하는 단계는,읽어 온 상기 제1 데이터의 패리티(Parity)와 상기 제1 패리티 비트가 일치하는지 여부를 검사하고, 읽어 온 상기 제2 데이터의 패리티와 상기 제2 패리티 비트가 일치하는지 여부를 검사하여 상기 패리티 검사를 수행하는 것인 캐시 제어 장치의 고장 방지 방법
|
| 14 |
14
제11항에 있어서, 상기 전달하는 단계는,상기 패리티 검사 결과, 읽어 온 상기 제1 데이터 및 상기 제2 데이터에 모두 오류가 없는 경우, 읽어 온 상기 제1 데이터를 상기 프로세서로 전달하는 단계를 포함하는 것인 캐시 제어 장치의 고장 방지 방법
|
| 15 |
15
제11항에 있어서, 상기 전달하는 단계는,읽어 온 상기 제1 데이터에 대한 패리티 검사를 수행하는 단계;상기 패리티 검사를 수행한 결과, 상기 제1 데이터에 오류가 있는 경우, 읽어 온 상기 제2 데이터에 대한 패리티 검사를 수행하는 단계; 및상기 패리티 검사를 수행한 결과, 상기 제2 데이터에 오류가 없는 경우, 읽어 온 상기 제2 데이터를 상기 프로세서로 전달하는 단계를 포함하는 것인 캐시 제어 장치의 고장 방지 방법
|
| 16 |
16
제11항에 있어서, 상기 전달하는 단계는,상기 패리티 검사를 수행한 결과, 읽어 온 상기 제1 데이터 및 상기 제2 데이터 모두 오류가 있는 경우, 에러 메시지를 출력하는 단계;를 더 포함하는 것인 캐시 제어 장치의 고장 방지 방법
|
| 17 |
17
제11항에 있어서, 상기 전달하는 단계는,읽어 온 상기 제1 데이터에 대한 패리티 검사를 수행한 결과, 상기 제1 데이터에 오류가 있는 경우, 상기 제1 패리티 비트와 상기 제2 패리티 비트를 비교하는 단계;상기 비교 결과, 상기 제1 패리티 비트와 상기 제2 패리티 비트가 서로 다른 경우, 읽어 온 상기 제2 데이터에 대한 패리티 검사를 수행하는 단계; 및상기 패리티 검사를 수행한 결과, 상기 제2 데이터에 오류가 없는 경우, 읽어 온 상기 제2 데이터를 상기 프로세서로 전달하는 단계를 포함하는 것인 캐시 제어 장치의 고장 방지 방법
|
| 18 |
18
제11항에 있어서, 상기 전달하는 단계는,읽어 온 상기 제1 데이터에 대한 패리티 검사를 수행한 결과, 상기 제1 데이터에 오류가 있는 경우, 상기 제1 패리티 비트와 상기 제2 패리티 비트를 비교하는 단계;상기 비교 결과, 상기 제1 패리티 비트와 상기 제2 패리티 비트가 서로 동일한 경우, 에러 메시지를 출력하는 단계를 포함하는 것인 캐시 제어 장치의 고장 방지 방법
|
