| 1 |
1
입력단(IN)으로 부터 출력단(CORE)사이에 접속된 적어도 두개 이상의 인버터(INB1, INB2)체인 ; 상기 인버터 체인(chain)의 첫번째 인버터(INB1)의 출력 노드에 드레인이 접속되고, 상기 입력단(IN)에 게이트가 접속되어 있는 제1nmos트랜지스터(Mn1) ; 임계 전압을 조정하기 위하여 상기 제1nmos트랜지스터(Mn1)의 소스에 게이트가 연결되고, 파워 노드(VDD)에 드레인이 접속된 제2nmos트랜지스터(Mn2) ; 및 상기 제2nmos트랜지스터(Mn2)의 소스에 드레인이 접속되고, TTL제어신호 입력단(TTL)에 게이트가 접속되며, 접지 노드(GND)에 소스가 접속되어 있는 제3nmos트랜지스터(Mn3)로 구성된 프로그램이 가능한 입력 패드셀
|
| 2 |
2
제어신호(C2)에 의해 입력 신호(DATA)를 출력하기 위한 두개의 인버터(M1, M2) M4)와 하나의 패스 트랜지스터 또는 트랜스미션 게이트(P1), 및 출력 구동전류를 선택하기 위한 하나의 인버터(M5, M6)로 이루어진 삼상 출력 버퍼를 포함하며; 다른 하나의 제어신호(C4)에 게이트가 접속되고, 파워노드(VDD)에 소스가 접속된 제1pmos트랜지스터(Mpeval) ; 상기 제1pmos트랜지스터(Mpeval)의 드레인에 소스가 접속되고, 상기 삼상 출력 버퍼의 pmos트랜지스터(M5)의 게이트에 게이트가 접속되며, 출력 노드(PAD)에 드레인이 접속된 제2pmos트랜지스터(P7) ; 상기 삼상 출력 버퍼의 nmos트랜지스터(M6)의 게이트에 게이트가 접속되고, 상기 출력 노드(PAD)에 드레인이 접속된 제1nmos트랜지스터(M8) ; 및 상기 제1nmos 트랜지스터(M8)에 소스에 드레인이 접속되고, 상기 다른 하나의 제어신호(C4)의 반전된 신호에 게이트가 접속되며, 접지노드(GND)에 소스가 접속된 제2nmos트랜지스터(Mneval)로 구성된 것을 특징으로 하는 프로그램이 가능한 출력 패드 셀
|
| 3 |
3
제어신호(C2)에 의해 입력 신호(DATA)를 출력하기 위한 두개의 인버터(M1, M2)(M3, M4)와 하나의 패스 트랜지스터 또는 트랜스미션 게이트(P1), 및 출력 구동전류를 선택하기 위한 하나의 인버터(M5, M6)로 이루어진 삼상 출력 버퍼를 포함하며 ; 다른 제어신호(C4) 입력과 이 입력의 반전신호에 게이트들이 각각 접속되고, 상기 삼상 출력 버퍼의 pmos트랜지스터(M5)의 게이트에 드레인들이 각각 접속된 제2패스 트랜지스터(P2) ; 다른 제어신호(C4)의 입력과 이 입력의 반전신호에 게이트들이 각각 접속되고, 상기 삼상 출력 버퍼의 nmos트랜지스터(M6)의 게이트에 드레인들이 각각 접속된 제3패스 트랜지스터(P3) ; 상기 제어신호(C4)의 입력에 게이트가 접속되고, 파워노드(VDD)에 접속되며, 상기 제2패드 트랜지스터(P2)의 소스에 드레인이 접속된 제1pmos트랜지스터(M9) ; 접지노드에 소스가 접속되고, 상기 제어신호(C4)입력의 반전된 신호에 게이트가 접속되며, 상기 제3패스 트랜지스터(P3)의 소스에 드레인이 접속된 제1nmos트랜지스터(M10) ;상기 제2패스 트랜지스터(P2)의 소스에 게이트가 접속되고, 출력 노드(PAD)에 드레인이 접속된 제2pmos트랜지스터(M17) ; 및 상기 제3패스 트랜지스터(P3)의 소스에 게이트가 접속되고, 상기 출력 노드(PAD)에 드레인이 접속된 제2nmos트랜지스터(M18)로 구성된 것을 특징으로 하는 프로그램이 가능한 출력 패드 셀
|
| 4 |
4
제어신호(C2)에 의해 입력 신호(DATA)를 출력하기 위한 두개의 인버터(M1, M2)(M3, M4)와 하나의 패스 트랜지스터 또는 트랜스미션 게이트(P1), 및 출력 구동전류를 선택하기 위한 하나의 인버터(M5, M6)로 이루어진 삼상 출력 버퍼를 포함하며 ; 다른 제어신호(C4)의 입력에 접속된 첫번째 입력노드와 상기 삼상 출력 버퍼의 pmos트랜지스터(M5)의 게이트에 접속된 두번째 입력 노드를 구비한 AND게이트(10) ; 상기 제어신호(C4) 입력의 반전된 신호가 첫번째 입력이 되고, 상기 삼상 출력 버퍼의 nmos트랜지스터(M6)의 게이트와 두번째 입력이 접속된 OR게이트(20) ; 상기 AND게이트(10)의 출력에 게이트가 접속되고, 소스는 파워노드에 접속되며, 드레인은 출력노드에 접속된 pmos트랜지스터(27) ; 및 상기 OR게이트(20)의 출력에 게이트가 접속되고, 소스는 접지노드에 접속되며, 드레인은 출력노드에 접속된 nmos트랜지스터(M28)로 구성된 것을 특징으로 하는 프로그램이 가능한 출력 패드 셀
|
