요약 | 본 발명은 에러정정 기능을 갖는 메모리 보드에 관한 것으로서, 특히 전원공급(power on)이 이루어진 다음 메모리에 저장된 데이타를 독출할때 임의의 체크비트(chech bits)로 인한 에러 발생을 방지하기 위하여 메모리의 데이타 저장영역과 정정 코드 영역을 특정한 값으로 초기화 시키는 메모리 보드에 관한 것이다.메인 시스템의 데이타를 저장 및 독출하는 데이타 저장 영역과 이 데이타와 연계된 체크비트를 저장하는 정정코드 영역을 갖는 메모리(10)와, 데이타의 독출 및 기입시 상기 체크 비트를 검색하여 에러여부를 검출하고 또한 에러 정정 및 검출기(20)를 구비한 메모리 보드에 있어서, 전원의 초기 공급 신호를 받아서 다음의 스텝을 수행하는 제어부(30)와, (a)상기 초기공급 신호에 응답하여 레지스터 클리어 신호를 발생하는 스텝과, (b)이어 상기 에러정정 및 검출기(20)에서 상기 체크비트를 출력하는 체크비트 생성신호를 상기 검출기(20)로 제공하는 스텝과, (c) 이어 RAS(row address strobe)활성신호와, 데이타 기입 제어신호를 생성하여 상기 메모리(10)로 제공하는 스텝과, (d)이어 선택신호를 발생한 다음 CAS(column address strobe)활성신호를 상기 메모리(10)로 제공하는 스텝 및, (e)카운트 아웃(count-out)신호 여부를 검출하여 이 신호가 존재할 경우 초기화 과정을 종료하고, 반대로 상기 신호가 존재하지 않을 경우 1 카운트 업(1 count up)동기용 신호를 출력하는 스텝.상기 초기공급신호에 의해 클리어 되고 상기 1카운트 업 신호에 의해 동기되면서 소정 비트의 어드레스 신호를 1그룹으로 하여 2그룹의 어드레스 신호를 출력하는 어드레스 발생수단과, 상기 선택신호에 의해 제어되어서 두 그룹의 어드레스 신호중 1그룹을 출력하는 어드레스 선택수단 및, 상기 레지스터 클리어 신호에 의해 상기 메모리(10)의 데이타 저장영역에 "0"의 값을 제공하게 하는 레지스터(60)를 구비한 것을 특징으로 한다. |
---|---|
Int. CL | G06F 9/00 (2006.01) |
CPC | G06F 11/1008(2013.01) |
출원번호/일자 | 1019910024250 (1991.12.24) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0081225-0000 (1995.01.10) |
공개번호/일자 | 10-1993-0013993 (1993.07.22) 문서열기 |
공고번호/일자 | 1019940009755 (19941017) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1991.12.24) |
심사청구항수 | 3 |