1 |
1
계수 메모리의 기능을 하는 롬(1)과, 시프트 레지스터의 기능을 하며 데이타 메모리인 램(2)과, 롬과 램의 어드레스를 각각 엑세스하며 프로그램이 가능한 제1카운터(3) 및 제2카운터(4)와, 연산기능을 수행하는 곱셈-누산기(6)와, 콘트롤러(7)들로 구성함을 특징으로 하는 FIR디지탈 필터 시스템
|
2 |
2
제1항에 있어서, 콘트롤러는 필터 입력값이 인가되는 제1래치(10)와, 스타트인에이블신호와 스타트클럭이 인가되는 제2래치(11)와, 자리올림 출력이 인가되는 JK플립플롭(12)과, 마스터 클럭 신호가 인가되는 D플립플롭(13),(14)과, 플립플롭(12), (13), (14)의 출력과 두신호(carry); (CLOCK)가 인버터(I1)∼(I5)를 거치거나 직접 AND게이트(A1), NAND게이트(N1), (N2), (N3), OR게이트(O1), (O2), (O3) 및 NOR게이트 (NO1), (NO2)를 경유하여 출력되도록 하여 시프트 레지스터와 필터링이 빠른 수행속도로 행하여 지도록한 FIR디지탈 필터 시스템
|