| 1 |
1
SOI(Silicon On Insulator)기판을 감는 동종접합 쌍극자 트랜지스터를 제조하는 방법에 있어서; 제 1의 규소 기판(41) 위에 산호막(42)을 형성하고, 소자의 활성영역이 될 부분을 정의하고, 비등방성 반응성 이온 식각을 수행하여 상기 활성영역으로 정의된 부분의 상기 산화막(42)을 제거하는 것에 의해 상기 규소 기판(41)의 상부 표면의 일부를 노출시키는 공정과; 선택적에 피성장법에 의해 상기 기판(41)의 상기 노출된 상부 표면 위에만 n-형의 에피층(43)을 성장시켜 소자활성영역을 형성하는 공정과; 상기 산화막(42)을 제거하고, 화학증착법에 의해 제1의 절연막(44)을 형성한 후, 감광막(45)을 도포하는 공정과; 상기 에피층(43)이 노출질 때까지 상기 감광막(45)과 상기 제1 절연막(44)을 순차로 평탄화시키고, 남아 있는 상기 감광막(45)을 제거한 후, 약 2000∼4000Å 정도의 두께로 n ++형의 다결정 규소층(46)을 형성하는 공정과; 리소그라피방법에 의해 상기 다결정 규소층(46)을 식각하여 콜렉터 영역을 형성한 후, 화학증착법에 의해 약 2000∼4000Å 정도의 두께로 산화막(47)을 형성하는 공정과; 약 1∼3㎛ 정도의 두께로 다결정 규소층(48)을 형성하고, 상기 다결정 규소층( 48)의 표면을 연마하여 평탄 표면(49)을 형성하는 공정과; 적어도 하나의 표면 위에 산화막(411)이 형성된 제2의 규소기판(410)을 준비하고, 상기 제1기판(41)을 뒤집어 그것 위에 형성된 상기 다결정 규소층(48)의 상기 평탄 표면(49)과 상기 제2기판(410) 위에 형성된 상기 산화막(411)의 표면이 마주 대하도록 상기 두 기판을 상호 접합시키는 공정과; 상기 절연막(44)을 연마저지층으로서 사용하여 상기 제1기판(41)을 연마하여 상기 에피층(43)의 표면을 노출시키는 공정과; 외인성의 베이스를 형성하기 위해 기판의 전표면 위에 p+형의 다결정 규소층(413)을 형성하고, 그 위에 화학증착법에 의해 규소 산화막(414)을 형성하는 공정과; 리소그라피에 의해 외인성의 베이스 영역을 정의함과 아울러 에미터가 형성된 활성영역을 정의하고, 비등방성 반응성 이온식각에 의해 상기 활성영역으로서 정의된 부분이 상기 산화막(414)과 상기 다결정 규소층(413)을 순차로 식각한 후, 이온 주입법에 의해 상기 활성영역으로 불순물들(415)을 주입하여 진성의 베이스 영역(416)을 형성하고, 상기 산화막(414)과 상기 다결정 규소층으로 이루어지는 외인성의 베이스 영역(413)의 측벽 위에 에미터와 베이스를 상화 격리시키기 위한 측벽 절연막(417)을 형성하는 공정과; 에미터의 형성을 위에 n+형의 다결정 규소층(418)을 형성하고, 열처리에 의해 에미터와 베이스의 접합과, 상기 진성의 베이스 영역(416)과 상이 외인성의 베이스 영역(413) 간의 전기적인 연결을 위한 연결부(420)를 각각 형성한 후, 에미터의 형성을 위해 리소그라피방법으로 상기 다결정 규소층(418)을 정의하고 식각하는 공정과; 제3의 절연막(419)을 형성한 후, 리소그라피방법으로 에미터와 콜렉터 및 베이스의 전극접촉부분(contact)들을 정의해주고, 식각에 의해 각 전극접촉부분들을 형성하고 나서 금속층을 형성하는 공정과' 리소그라피방법으로 에미터와 콜렉터 및 베이스의 금속전극들을 정의하고, 상기 금속층을 식각하는 것에 의해 각 금속전극들(421, 422, 423)을 형성한 후, 합금처리를 수행하는 공정을 포함하는 것을 특징으로 하는 쌍극자 트랜지스터의 제조방법
|
| 2 |
2
제1항에 있어서, 상기 n-형의 에피층(43)을 성장시키는 공정은 SiH2Cl2/HCl/H2계, SiH4/HCl/H2계, 또는 SiH6/HC1/H2계, 가스를 이용한 화학증착법에 의해 상기 제1기판(41)의 노출된 상부 표면 부분에만 선택적으로 상기 에피층(43)을 성장시키는 공정을 포함하는 것을 특징으로 하는 쌍극자 트랜지스터의 제조방법
|
| 4 |
4
SOI(Silicon On Insulator)기판을 갖는 이종접합 쌍극자 트랜지스터를 제조하는 방법에 있어서; 제1의 규소 기판(41) 위에 산화막(42)을 형성하고, 소자의 활성영역이 될 부분을 정의하고, 비등방성 반응성 이온 식각을 수행하여 상기 활성영역으로 정의된 부분의 상기 산화막(42)을 제거하는 것에 의해 상기 규소 기판(41)의 상부 표면의 일부를 노출시키는 공정과; 선택적 에피성장법에 의해 상기 기판(41)의 상기 노출된 상부 표면 위에만 n-형의 에피층(43)을 성장시켜 소자활성영역을 형성하는 공정과;상기 산화막(42)을 제거하고, 화학증착법에 의래 제1의 절연막(44)을 형성한 후, 감광막(45)을 도포하는 공정과; 상기 에피층(43)이 노출된 때까지 상기 감광막(45)과 상기 제1 절연막(44)을 순차로 평탄화시키고, 남아 있는 상기 감광막(45)을 제거한 후, 약 2000∼4000Å 정도의 두배로 n++의 다결정 규소층(46)을 형성하는 공정과; 리소그라피 방법에 의해 상기 다결정 규소층(46)을 식각하여 콜렉터영역을 형성한 후, 화학증착법에 의해 약 2000∼4000Å 정도의 두배로 산화막(47)을 형성하는 공정과; 약 1∼3㎛ 정도의 두배로 다결정 규소층(48)을 형성하고, 상기 다결정 규소층(48)의 표면을 연마하여 평탄 표면(49)을 형성하는 공정과; 적어도 하나의 표면 위에 산화막(411)이 형성된 제2의 규소 기판(410)을 준비하고, 상기 제1기판(41)을 뒤집어 그것 위에 형성된 상기 다결정 규소층(48)의 상기 평판 표면(49)과 상기 제2기판(410) 위에 형성된 상기 산화막(411)의 표면이 마주 대하도록 상기 두 기판을 상호 접합시키는 공정과; 상기 절연막(44)을 연마저지층으로서 사용하여 상기 제1 기판(41)을 연마하여 상기 에피층(43)의 표면을 노출시키는 공정과; 외인성의 베이스를 형성하기 위해 기판의 전표면 위에 p+형의 다결정 규소층(413)을 형성하고, 그 위에 화학증착법에 의해 규소 산화막(414)을 형성하는 공정과; 리소그라피에 의해 외인성의 베이스 영역을 정의함과 아울러 에미터가 형성된 활성영역을 정의하고, 비등방성 반응성 이온 식각에 의해 상기 활성영역으로서 정의된 부분의 상기 산화막(414)과 상기 다결정 규소층(413)을 순차로 식각하는 공정과; 화학증착법에 의해 상기 활성영역(43)의 노출된 상부표면 위에만 규소-저매늄 합금 에피층(51)을 선택적으로 성장시키는 공정과; 상기 산화막(414)과 상기 다결정 규소층(413)의 측별 위에 에미터와 베이스를 상호 격리시키기 위한 측벽 절연막(52)을 형성하는 공정과; 에미터의 형성을 위해 n+형의 다결정 규소층(57)을 형성하고, 열처리에 의해 에미터와 베이스의 접합을과, 상기 진성의 베이스 영역(416)과 상기 외인성의 베이스 영역(413) 간의 전기적인 연결을 위한 연결부(420)을 각각 형성한 후, 에미터의 형성을 위해 리소그라피방법으로 상기 다결정 규소층(53)을 정의하고 식각하는 공정과; 제3의 절연막(419)을 형성한 후, 리소그라피방법으로 에미터와 콜렉터 및 베이스의 전극접촉부분(contact)들을 정의해 주고, 식각에 의해 각 전극접촉부분들을 형성하고 나서 금속층을 형성하는 공정과; 리소그라피방법으로 에미터와 콜렉터 및 베이스의 금속전극들을 정의하고, 상기 금속층을 식각하는 것에의해 각 금속전극들(54, 55, 56)을 형성한 후, 합금처리를 수행하는 공정을 포함하는 것을 특징으로 하는 쌍극자 트랜지스터의 제조방법
|
