전전자교환기 IPC(Inter Processor Communication Network)를 구성하는 IPC노드의 노드 버퍼의 수신인터페이스 장치에 있어서 ; 비트스트림 형태의 IPC프레임을 수신클럭에 따라 시프트시키고 파라렐 형태로 변환시키는 제1시프트 레지스터 수단(21), 상기 제1시프트 레지스터 수단(21)에 연결되어 상기 제1시프트레지스터 수단(21)의 출력으로 유효한 프레임의 수신 여부를 감지하는 프레임 감지수단(11), 상기 프레임 감지수단(11)에 연결되어 프레임이 메모리에 저장될때 프레임의 시작과 끝을 표시하기 위한 저장표시신호(ATR1,ATR2)를 발생시키는 저장표시신호 발생수단(12), 상기 프레임 감지수단(11)에 연결되어 유효한 프레임이 수신되는 동안 일정주기로 쓰기요구신호(WRREQ)를 발생시키고 유지시키는 쓰기요구신호 발생수단(13), 상기 프레임 감지수단(11) 및 쓰기요구신호 발생수단(13)에 연결되어 수신클럭을 분주하여 상기 프레임 감지수단(11) 및 쓰기요구신호 발생수단(13)으로 공급하는 수신클럭 분주수단(14), 상기 저장표시신호 발생수단(12)에 연결되어 상기 저장표시신호(ATR1,ATR2)를 상기 수신클럭에 따라 시프트시키고 파라렐 형태로 변환시키는 제2시프트 레지스터수단(22), 및 상기 제1 및 제2시프트 레지스터 수단(21,22), 및 쓰기요구신호 발생수단(13)에 연결되어 상기 저장표시신호(ATR1,ATR2)를 상기 쓰기요구신호(WRREQ)에 따라 저장하는 래치수단(23)으로 구성되는 것을 특징으로 하는 수신인터페이스 장치

제1항에 있어서, 상기 제1시프트 레지스터 수단(21)은 두개의 시프트 레지스터(7,8)를 직렬 연결하여 구성하는 것을 특징으로 하는 수신인터페이스 장치

제1항에 있어서, 상기 제2시프트 레지스터 수단(22)은 두개의 시프트 레지스터(9,10)를 상기 저장표시신호 발생수단(12) 및 래치수단(23)에 병렬 연결하여 구성하는 것을 특징으로 하는 수신인터페이스 장치

제1항에 있어서, 상기 프레임 감지수단(11)은 프레임의 시작과 끝에 존재하는 플래그를 감지하거나 수신되는 프레임이 없는 아이들 상태를 감지하는 제1 및 제2플래그 및 아이들 감지수단(18,19), 및 상기 제1 및 제2플래그 및 아이들 감지수단(18,19)에 연결되어 상기 제1 및 제2플래그 및 아이들 감지수단(18,19)의 출력신호의 의해 프레임이 수신되는 동안 유효신호(RXVALID)를 발생시키며 프레임이 시작되거나 끝나는 시점에서 신호(RXCNT1,RXCNT2)를 발생시키는 유효신호 발생수단(20)으로 구성되는 것을 특징으로 하는 수신인터페이스 장치

제1항에 있어서, 상기 저장표시신호 발생수단(12)은 PAL(Programmble Array Logic)로 구성되는 것을 특징으로 하는 수신인터페이스 장치

제1항에 있어서, 상기 쓰기요구신호 발생수단(13)은 유효한 프레임이 수신되는 동안 8개의 수신클럭 주기로 쓰기요구신호(WRREQ)를 발생시키고 유지시키는 것을 특징으로 하는 수신인터페이스 장치

제1항에 있어서, 상기 수신클럭 분주수단(14)은 수신클럭을 8분주하는 것을 특징으로 하는 수신인터페이스 장치