(정정) 제 1 반도체기판(1) 위에 제 1 절연막(2)을 형성하고, 리수그라피를 통해 소자의 활성영역이 될 부분을 정의하여 반응성 이온 식각에 의해 상기 제 1 절연막(2)를 비등방적으로 식각함으로써 상기 반도체기판(1)을 노출시키는 공정과 ; 화학증착법에 의해 상기 기판(1)의 노출된 표면 위에만 불순물이 도핑되지 않은 제 1 도전형의 제 1 에피층(3)을 선택적으로 성장시키는 공정과; 화학증착법에 의해 웨이퍼의 전 표면 위에 약 4000∼6000Å 정도의 두께로 제 2의 절연막(4)을 형성하고, 웨이퍼의 전 표면 위에 상기 제 2 절연막(4)의 단차보다 더 두꺼운 두께로 감광막(5)을 도포하는 공정과 ; 상기 에피층(3)의 상부 표면이 노출될 때까지 상기 감광막(5)과 상기 제2 절연막(4)을 평탄하게 식각하고, 상기 제 2 절연막(4) 위에 남아 있는 상기 감광막(5)을 제거한 후, 웨이퍼의 전 표면 위에 약 2000∼4000Å 정도의 두께로 제1도전형의 제1도전층을 형성하는 공정과 ; 리소그라피에 의해 상기 컬렉터 영역을 정의하여 감광막의 패턴을 형성한 후, 그 감광막 패턴을 마스크로서 사용하여 상기 제1도전층을 식각하는 것에 의해 컬렉터(6)을 형성한 후, 상기 감광막 패턴을 제거하고, 웨이퍼의 전 표면 위에 약 2000∼4000Å 정도의 두께로 제3의 절연막(7)을 형성공정과; 1∼3μm 정도의 두께로 반도체층(8)을 형성하고, 반도체층(8)의 표면을 연마하여 그것의 상부 표면에 경면(9)을 형성하는 것에 의해 상부 표면으로서 경면(9)을 갖는 제 1 기판을 형형하는 공정과: 제 2 반도체 기판(10)을 준비하고, 그 표면위에 제 4의 절연막(11)을 형성하는 것에 의해 제 2 기판을 형성하는 공정과 : 상기 제 1 기판을 뒤집어 상부에 형성된 제 4 절연막(11)을 갖는 상기 제 2 기판과 마주 대하도록 하여, 상기 경면(9)과 상기 제 4 절연막(11)의 표면을 상호 접합시키는 공정과; 상기 제 1 기판의 반도체층(1)을 기계적 연마방법으로 제거하고, 상기 제 2 절연막(4)의 일부를 식각하여, 에피층(3)의 측벽이 약 2000Å 정도의 높이로 노출되게 하는 공정과 ; 웨이퍼의 표면 위에 제 5의 절연막을 형성하고, 반응성 이온 식각에 의해 상기 에피층(3)의 측벽 위의 제 5 절연막만 남도록 상기 제 5 절연막을 비등방적으로 식각하여서 제 1 측벽 절연막(13)을 형성하고 상기 에피층(3)의 표면을 노출시키는 공정과 ; 상기 에피층(3)의 상기 노출된 표면 위에 약 1500Å 정도의 두께로 제 6의 절연막(14)을 형성하고, 상기 측벽 절연막(13)을 제거하는 공정과 ; 웨이퍼의 전표면 위에 화학증착법에 의해 제 2 도전형의 제 2 도전층(15a)을 형성하고, 제 6 절연막(14)을 연마정지층으로서 사용하여 제 2 도전층(15a)을 연마함으로써 평탄화시킨 후, 상기 제 6 절연막(14)을 완전히 제거하는 공정과; 리소그라피에 의해 외인성 베이스 영역을 정의하여 상기 제 2 도전층(15a)을 비등방적으로 식각하는 것에 의해 외인성 베이스 영역(15)을 형성하고, 웨이퍼의 표면 위에 제 7의 절연막을 200∼500Å 정도의 두께로 형성한 후, 상기 제 7 절연막을 비등방적으로 식각하여 제 2 측벽 절연막(16)을 형성하는 공정과 ; 상기 에피층(3)과 상기 외인성 베이스(15) 위에 제 8의 절연막(17, 18)을 형성하고, 습식식각에 의해 제 2 측벽 절연막(16)을 제거하여 에피층(3)을 노출시키고, 이온주입에 의해 상기 에피층(3)의 상기 노출된 표면으로 제 2 도전형의 불순물 이온(19)을 주입한 후, 상기 에피층(3) 위의 상기 절연막(17)을 식각하여 에피층(3)의 표면을 노출시키는 공정과 ; 상기 에피층(3)이 노출된 활성영역에만 제 2 도전형의 규소-저마늄 (Si1 xGex)에피층(20)을 선택적으로 성장시키고, 상기 규소-저마늄 에피층(20) 위에만 불순물이 주입된 제 1 도전형의 제 2 에피층(21)을 성장시키는 공정과 웨이퍼의 표면 위에 제 9 절연막을 형성하고, 반응성 이온 식각에 의해 상기 제 9 절연막을 비등방적으로 식각함으로써, 제 3 측벽절연막(22)은 형성하고 상기 제 2 에피층(21)의 표면을 노출시키는 공정과 ; 웨이퍼의 표면 위에 에미터 전극으로 사용될 제 1 도전형의 제 3 도전층의 형성하고, 리소그라피에 의해 에미터를 정의하여 상기 제 3 도전층(23)을 식각함으로써, 에미터(23)를 형성하는 공정과 ; 웨이퍼의 표면 위에 제 10 절연막(24)을 도포하고, 열처리를 수행하는 공정과 ; 리소그라피에 의해 상기 제 10 절연막(24)에 접속부분을 정의하고, 상기 제 10 절연막(24)을 식각해 내여, 접속구멍을 형성한 후, 상기 제 10 절연막(24) 위에 금속층을 형성하고, 금속전극들(25)을 형성한 후, 열처리를 수행하는 공정을 포함하는 것을 특징으로 하는 자기정렬형 이종접합 쌍극자 트랜지스터장치의 제조방법

(정정) 제 1 항에 있어서, 상기 규소-저마늄 에피층(20)의 성장공정은 상기 성장공정의 수행과 동시에 상기 에피층(20)으로 붕소를 도핑하는 공정을 포함하는 것을 특징으로 하는 자기정렬형 이종접합 쌍극자 트랜지스터 장치의 제조방법