요약 | 본 발명은 다층의 금속 배선 제조 방법에 관한 것으로서, 다층의 감광막을 이용한 리소그라피 공정과, 감광막과 절연막의 식각선택비를 이용하여 절연막 위에 다층의 금속 배선을 형성함으로써, 비아 홀(Via-Hole)과 배선 금속 증착을 위한 리소그라피 공정을 별도로 진행하지 않고, 한 번의 리소그라피 공정으로 진행할 수 있으며, 한 번의 노광을 통해 패턴이 형성됨으로써 오 정렬의 가능성을 줄일 수 있으며, 보다 간단하고, 안정적으로 다층의 금속 배선을 제작할 수 있다. 반도체 기판, 다층의 금속 배선, 다층의 감광막, 오믹금속층, 절연막, 감광막 패턴, 식각 공정, 리프트 오프 공정, 식각마스크. |
---|---|
Int. CL | H01L 21/3205 (2009.01) H01L 21/28 (2006.01) H01L 21/768 (2006.01) |
CPC | H01L 21/76877(2013.01) H01L 21/76877(2013.01) H01L 21/76877(2013.01) H01L 21/76877(2013.01) H01L 21/76877(2013.01) |
출원번호/일자 | 1020070126841 (2007.12.07) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0942698-0000 (2010.02.09) |
공개번호/일자 | 10-2009-0059795 (2009.06.11) 문서열기 |
공고번호/일자 | (20100216) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2007.12.07) |
심사청구항수 | 6 |