맞춤기술찾기

이전대상기술

직교주파수분할다중(OFDM) 송신기에서의 인터리빙장치 및 방법

  • 기술번호 : KST2015096049
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 IEEE802.11 표준화를 기반으로 하는 직교주파수분할다중(OFDM) 송신기를 효율적으로 구현할 수 있도록 하는 OFDM 송신기에서의 인터리빙 장치 및 방법에 관한 것이다. 각각 독립적으로 데이터 쓰기 및 읽기 제어가 가능한 NxM 행렬구조의 메모리 셀로 구성된 다수의 메모리 뱅크를 갖는 메모리부; 상기 메모리부에 데이터를 쓰기/읽기 위한 제어신호를 발생하는 메모리 쓰기/읽기 제어부; 상기 메모리 쓰기/읽기 제어신호에 따라 상기 메모리부에 데이터를 쓰기/읽기 위한 메모리 접근 주소를 발생하는 메모리 접근 주소 발생부; 및 상기 메모리부로부터 출력된 데이터 비트들의 위치를 재조정하여 출력하는 제2치환 및 출력 선택부를 포함한다. 본 발명에 따르면, 제어기 설계가 간단해지고 데이터를 사상 방식에 따라 유효 비트 수만큼 비트-병렬로 출력함에 따라 사상을 위한 데이터 비트 재정렬 또는 상기 부반송 주파수 할당 방식에 따른 데이터 열 재정렬과 같이 불필요하게 행해질 수도 있는 처리과정들이 생략될 수 있다. 직교주파수분할다중(OFDM), 송신기, 인터리빙, 메모리 셀, 메모리 뱅크, 메모리 접근 주소, 데이터 비트, 치환
Int. CL H04L 27/26 (2006.01)
CPC
출원번호/일자 1020040091392 (2004.11.10)
출원인 한국전자통신연구원
등록번호/일자 10-0608913-0000 (2006.07.27)
공개번호/일자 10-2006-0042654 (2006.05.15) 문서열기
공고번호/일자 (20060809) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.11.10)
심사청구항수 25

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김정학 대한민국 전북 전주시 완산구
2 강헌식 대한민국 대전 서구
3 김도영 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인씨엔에스 대한민국 서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2004.11.10 수리 (Accepted) 1-1-2004-0520846-92
2 명세서등보정서
Amendment to Description, etc.
2005.08.17 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2005-0452291-68
3 등록결정서
Decision to grant
2006.06.29 발송처리완료 (Completion of Transmission) 9-5-2006-0377874-64
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
각각 독립적으로 데이터 쓰기 및 읽기 제어가 가능한 NxM 행렬구조의 메모리 셀로 구성된 다수의 메모리 뱅크를 갖는 메모리부; 상기 메모리부에 데이터를 쓰기/읽기 위한 제어신호를 발생하는 메모리 쓰기/읽기 제어부; 상기 메모리 쓰기/읽기 제어신호에 따라 상기 메모리부에 데이터를 쓰기/읽기 위한 메모리 접근 주소를 발생하는 메모리 접근 주소 발생부; 및 상기 메모리부로부터 출력된 데이터 비트들의 위치를 재조정하여 출력하는 제2치환 및 출력 선택부; 를 포함하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
2 2
제 1항에 있어서, 상기 메모리부는, 다수의 24-비트 메모리 뱅크를 포함하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
3 3
제 1항 또는 제 2항에 있어서, 상기 메모리부는, 적어도 12개의 메모리 뱅크를 포함하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
4 4
제 1항에 있어서, 상기 메모리 뱅크는, 데이터를 1-비트씩 입력 또는 출력하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
5 5
제 1항에 있어서, 상기 메모리 뱅크는, 상기 메모리 쓰기/읽기 제어부로부터의 쓰기/읽기 위한 제어신호의 활성화 신호에 의해 쓰기/읽기 동작을 제어하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
6 6
제 1항에 있어서, 상기 메모리부에 입력되는 데이터는 2-비트 병렬체계를 갖는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
7 7
제 1항에 있어서, 상기 메모리 쓰기/읽기 제어부는, 입력되는 데이터의 전송 데이터 율 및 유효 구간에 대한 신호를 수신하고 상기 전송 데이터 율과 관련된 사상 방식에 따라 상기 유효구간의 데이터를 쓰기/읽기 위한 제어신호를 상기 메모리부로 발생하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
8 8
제 1항에 있어서, 상기 메모리 접근 주소 발생부는, n-비트 신호의 메모리 접근 주소를 발생하며, 상위 k-비트는 상기 메모리 셀의 열을 표시하고 하위 (n-k)-비트 신호는 상기 메모리 셀의 행을 표시하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
9 9
제 8항에 있어서, 상기 n은 5이고, k는 2인 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
10 10
제 1항에 있어서, 상기 제2치환 및 출력 선택부는, 상기 메모리부로부터 출력된 데이터 비트들의 출력 위치를 재조정하는 제2치환부; 및 상기 위치가 재조정된 출력 데이터 비트들을 출력 데이터의 전송 데이터 율 및 유효 구간에 대한 신호를 출력하고 상기 전송 데이터 율 및 유효 구간에 따라 유효 데이터를 출력하는 출력선택부; 를 포함하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
11 11
제 10항에 있어서, 상기 제2치환부는, 12-비트 입력 포트를 가지며 상기 입력 포트는 6-비트씩 쌍을 지어 인페이즈 블록 입력과 쿼드러쳐 블록 입력으로 구분되고, 각 블록에 해당하는 6-비트 병렬 데이터는 3 비트씩 쌍을 지어 홀수부과 짝수부로 입력되는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
12 12
제 10항에 있어서, 상기 제2치환부는, 6-비트 병렬 데이터를 출력하며, 상기 6-비트 병렬 데이터는 3 비트씩 쌍을 지어 인페이즈 블록 출력과 쿼드러쳐 블록으로 구분하여 출력하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
13 13
제 10항에 있어서, 상기 제2치환부는, 상기 메모리 쓰기/읽기 제어부에서 발생된 홀수부 및 짝수부 구분신호에 따라 홀수부 입력에 대한 데이터 출력 및 짝수부 입력에 대한 데이터 출력 중 하나를 선택하여 출력하는 직교주파수분할다중 송신기에서의 인터리빙 장치
14 14
제 10항에 있어서, 상기 출력선택부는, 출력 데이터의 전송 데이터 율과 관련된 사상 방식이 BPSK인 경우 유효 데이터를 1-비트 직렬로 출력하고, 사상 방식이 QPSK인 경우 유효 데이터를 2-비트 병렬로 출력하고, 사상 방식이 16-QAM인 경우 유효 데이터를 4-비트 병렬로 출력하고, 사상 방식이 64-QAM인 경우 유효 데이터를 6-비트 병렬로 출력하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 장치
15 15
메모리 쓰기/읽기 제어부, 메모리 접근 주소 발생부를 포함하여, 길쌈부호기부터의 입력 데이터를 각각 독립적으로 데이터 쓰기 및 읽기 제어가 가능한 행렬구조의 메모리 셀로 구성된 다수의 메모리 뱅크를 갖는 메모리부에 쓰기/읽기를 수행하는 직교주파수분할다중 송신기에서의 인터리빙 방법에 있어서, 메모리 쓰기/읽기 제어부에서 상기 길쌈부호기로부터 전송된 입력 데이터에 대한 전송 데이터 율 및 유효구간 신호에 따라 상기 입력 데이터를 메모리 뱅크에 쓰기 위한 제어신호를 발생하는 제1단계; 상기 메모리 쓰기/읽기 제어부에서 발생된 메모리 뱅크의 쓰기 제어신호에 따라 메모리 접근 주소 발생부에서 상기 입력 데이터가 쓰여질 상기 메모리 뱅크에 접근하기 위한 메모리 접근 주소를 발생하는 제2단계; 상기 메모리 쓰기/읽기 제어부에서 발생되는 쓰기 제어신호에 따라 상기 메모리 접근 주소에 대응하는 메모리 뱅크에 상기 입력 데이터를 쓰는 제3단계; 상기 메모리 쓰기/읽기 제어부에서 상기 전송 데이터 율에 따라 상기 메모리 뱅크에 쓰여진 데이터를 읽기 위한 제어신호, 상기 데이터를 읽을 때 그 출력되는 데이터에 대한 전송 데이터 율 및 유효구간 신호를 발생하는 제4단계; 상기 메모리 접근 주소 발생부에서 상기 읽기 제어신호에 따라 상기 읽을 데이터를 출력할 상기 메모리 뱅크에 접근하기 위한 메모리 접근 주소를 발생하는 제5단계; 상기 읽기 제어신호 및 메모리 접근 주소에 따라 상기 메모리 뱅크에서 출력 데이터를 읽는 제6단계; 상기 메모리 뱅크로부터 읽어 들인 출력 데이터의 위치를 재조정하는 제7단계; 및 상기 출력 데이터에 대한 전송 데이터 율 및 유효구간 신호에 따라 상기 위치가 재조정된 출력 데이터에서 유효 데이터를 출력하는 제8단계; 를 포함하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 방법
16 16
제 15항에 있어서, 상기 제1단계는, 상기 메모리 쓰기/읽기 제어부에서 24-비트 메모리 뱅크에 입력 데이터를 쓰기 위한 제어신호를 발생하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 방법
17 17
제 15항에 있어서, 상기 제1단계는, 상기 메모리 쓰기/읽기 제어부에서 적어도 12개의 메모리 뱅크에 입력 데이터를 쓰기 위한 제어신호를 발생하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 방법
18 18
제 15항에 있어서, 상기 메모리 뱅크에서의 입출력 데이터는 1-비트로 구성된 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 방법
19 19
제 15항에 있어서, 상기 메모리부에 입력되는 데이터는 2-비트 병렬체계를 갖는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 방법
20 20
제 15항에 있어서, 상기 제2단계는, 상위 k-비트는 상기 메모리 셀의 열을 표시하고 하위 (n-k)-비트 신호는 상기 메모리 셀의 행을 표시하는 n-비트 신호의 메모리 접근 주소를 발생하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 방법
21 21
제 20항에 있어서, 상기 n은 5이고, k는 2인 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 방법
22 22
제 15항에 있어서, 상기 제7단계는, 6-비트 병렬 데이터를 출력하며, 상기 6-비트 병렬 데이터는 3 비트씩 쌍을 지어 인페이즈 블록 출력과 쿼드러쳐 블록으로 구분하여 출력하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 방법
23 23
제 15항에 있어서, 상기 제7단계는, 상기 메모리 쓰기/읽기 제어부에서 발생된 홀수부 및 짝수부 구분신호에 따라 홀수부 입력에 대한 데이터 출력 및 짝수부 입력에 대한 데이터 출력 중 하나를 선택하여 출력하는 직교주파수분할다중 송신기에서의 인터리빙 방법
24 24
제 15항에 있어서, 상기 제8단계는, 출력 데이터의 전송 데이터 율과 관련된 사상 방식이 BPSK인 경우 유효 데이터를 1-비트 직렬로 출력하고, 사상 방식이 QPSK인 경우 유효 데이터를 2-비트 병렬로 출력하고, 사상 방식이 16-QAM인 경우 유효 데이터를 4-비트 병렬로 출력하고, 사상 방식이 64-QAM인 경우 유효 데이터를 6-비트 병렬로 출력하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 방법
25 25
제 15항에 있어서, 상기 제8단계는, 상기 출력 데이터에 대한 전송 데이터 율 및 유효구간 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 방법
26 25
제 15항에 있어서, 상기 제8단계는, 상기 출력 데이터에 대한 전송 데이터 율 및 유효구간 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 직교주파수분할다중 송신기에서의 인터리빙 방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US07370252 US 미국 FAMILY
2 US20060123323 US 미국 FAMILY
3 USRE044848 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2006123323 US 미국 DOCDBFAMILY
2 USRE44848 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.