반도체기판과, 상기 반도체기판의 상부에 형성된 불순물이 고농도로 도핑된 제1에피택셜층(l)과, 상기제1에피택셜층(1)의 상부에 형성된 제2에피택셜층(2)과, 상기 제2에피택셜층(2) 상부의 소정 부분에 형성되어 활성영역과 비활성영역을 분리 한정하는 국부산화막(3)과, 상기 제2에피택셜층(2)의 상부에 형성된 제1도전형의 베이스영역(5)과, 상기 제2에피택셜층(2)의 소정 부분에 상기 베이스영역(5)과 연결되게 불순물이 고농도로 도핑되어 형성된 제1도전형의 베이스링크(11)와, 상기 베이스영역(5)의 상부의 소정 부분에 형성된 불순물이 고농도로 도핑된 제1도전형의 제1저저항층(6)과, 상기 제1저저항층(6)이 제거된 베이스영역(5)의 상부에서 측면절연막(l2)에 의해 상기 제1저저항층(6)과 전기적으로 이격되게 자기정렬되어 형성된 불순물이 고농도로 도핑된 제2도전형의 에미터영역(14a)과, 상기 에미터영역(14a)의 일측에 상기 국부산화막(3)에 의해 이격된 부분의 상기 제2에피택셜층(2)의 노출된 부분에 상기 제l에피택셜층(1)과 중첩되게 불순물이 고농도로 도핑되어 형성된 제2도전형의 클렉터영역(4)과, 상기 콜렉터영역(4)의 상부에 형성된 제2도전형의 제2저저항층(14b)과, 상기 제1 및 제2저저항층(6)(14b)과 상기 에미터영역(14a)의 상부에 접촉되어 형성된 베이스전극, 콜렉터전극 및 에미터전글(16)을 포함하여 구성된 것을 특징으로 하는 쌍극자 트랜지스터장치

제l항에 있어서, 상기 에미터영역(14a)이 다결정 규소 또는 단결정 규소로 형성된 것을 특징으로 하는 쌍극자 트랜지스터 장치

제1항에 있어서, 상기 제1저저항층(6)과 상기 에미터영역(14a) 사이에 절연층과 측면절연막이 더 포함되어 형성된 쌍극자 트랜지스터 장치

제1항에 있어서, 상기 베이스영역(5)은 규소나 혹은 규소저매늄(p+＋SiGe)으로 형성된 쌍극자 트랜지스터 장치

제1도전형 반도체기판의 상부에 불순물이 고농도로 도핑된 제1에피택셜층(1)과 제2에피택셜층(2)을 형성하는 공정과, 상기 제1 및 제2에피택셜층(1),(2)의 소정 부분에 소자를 분리하는 트렌치를 형성하는 공정과, 상기 제2에피택셜층(2)의 소정 부분에 활성영역과 비활성영역을 한정하는 국부산화막(3)을 형성하고 상기 활성영역의 일측 부분에 제2도전형의 불순물이 고농도로 도핑된 제2도전형의 클렉터영역(4)을 형성하는 공정과, 상기 제2에피택셜층(2) 및 국부산화막(3)의 상부에 베이스영역(5)과 제1저저항층(6)을 순차적으로 형성하고, 상기 제1저저항층(6) 상부의 소정 부분에 절연층(7)을 형성하는 공정과, 상기 절연층 (7)의 측면에 제1측면절연막(8)을 형성하고 상기 제1저저항층(6)의 노출된 부분에 열산화된 산화막(9)을 형성하는 공정과, 상기 제1측면절연막(8)과 그 제1측면절연막(8)의 하부의 제1저저항층(6) 및 베이스영역(5)의 상면일부까지 제거하는 공정과, 상기 제1저저항층(6)이 제거되어 노출된 베이스영역(5)에 불순물을 고농도로 이온주입하어 상기 제2에피택셜층(2)의 상부에 제1도전형의 베이스링크(11a)(11b)를 형성하는 공정과, 상기제1측면절연막(8)이 제거된 영역에 절연층을 매입하여 이를 패터닝하여 제2측면절연막(12)을 형성하고, 그제2측면절연막(12)을 마스크로 상기 노출된 산화막(9)과 그 하부의 제1저저항층(6)을 제거하는 공정과, 상기콜렉터영역(4)의 상부에 형성된 베이스영역(5)을 제거하고 상기 베이스영역(5)의 상부에 에미터영역(14a)을 형성함과 동시에 상기 콜렉터영역(4)의 상부에 제2저저항층(14b)을 형성하는 공정과, 상기 에미터영역(14a)과 제2저저항층(14b)의 상부에 절연층(15)을 형성하고 상기 제1저저항층(6), 에미터영역(14a) 및 콜렉터영역의 제2저저항층(14b)에 각각 접촉되게 베이스전극, 이미터전극 및 콜렉터전극을 형성하는 공정을 구비하는쌍극자 트랜지스터의 제조방법

제5항에 있어서, 상기 베이스영역(5)을 규소 또는 규소저매늄(p＋SiGe)로 형성하는 것을 특징을 하는 쌍극자 트랜지스터의 제조방법

제5항에 있어서, 상기 베이스영역(5)과 상기 에미터영역(14a) 사이에 단결정 규소막을 형성시키는 단계를 추가로 포함하는 것을 특징으로 하는 쌍극자 트랜지스터의 제조방법