프로세서 인터페이스 장치(PIU)(5)와 내부 버스 상태 머신(IBSM)(7) 사이에 위치하여 PIU(5)와 IBSM(7) 간의 데이터의 전달을 수행하는 파이브 라인 방식의 로컬 버스 인터페이스 제어용 상태 머신(LBSM)에 있어서, 상기 PIU(5)와 LBSM은 8비트 데이터 버스로 연결되어 있고, LBSM과 IBSM(7)은 32 비트의 입력 데이터 버스와 32비트의 출력 데이터 버스로 연결되어 있으며, 상기 로컬 버스 상태 머신(LBSM)은, 상기 PIU의 연속적인 쓰기 동작시 대기시간을 제거하도록 상기 PIU와의 읽기/쓰기 동작을 수행하고, 상기 IBSM와의 읽기 동작을 수행하는 로컬 버스 상태 마스터 머신(LBSMM)(137)과, 상기 IBSM으로 데이터 쓰기를 수행하는 로컬 버스 상태 슬레이브 머신(LBSSM)으로 분리하여 구성된 것을 특징으로 하는 파이브 라인 방식의 로컬 버스 인터페이스 제어용 상태 머신

제1항에 있어서, 상기 데이터의 전달은 프로세서 메모리(PM)(1), 임시 메모리(TM)(2), 그리고 ASIC의 레지스터 어레이(ARA)(3)사이에서 일어나며, PM(1)과 TM(2) 사이의 데이터 전달을 위해서 8비트 데이터 버스(10), PM(1)을 제어하는 신호(11), PM(1)과 TM(2)의 데이터의 방향을 지정하는 읽기/쓰기신호(12), 데이터 스트로브 신호(13), 응답 신호(14), 레지스터 어드레스(15), TM(2)에서의 데이터 래치 및 데이터 구동을 지시하는 신호(16), 그리고 칩 선택 신호(17)를 이용하고, PIU(5)에서 LBSMM(137)으로의 데이터 전달에 이용되는 TM(2)을 LBSSM(138)에서 IBSM(7)으로의 데이터 전달에 이용되는 버스(20)와 분리하기 위해 슬레이브 메모리(SM)(135)가 이용되고, TM(2)과 SM(135) 사이의 데이터 전달을 위해 데이터 버스(136)와 데이터 래치를 제어하는 신호(134)가 이용되고, SM(135)과 ARA(3) 사이의 데이터 전달을 위해서 32비트 입력 데이터 버스(20), ARA(3)와 TM(2) 사이의 데이터 전달을 위해서 32 비트 출력 데이터 버스(27), TM(2)에서의 데이터 래치를 위한 신호(21), 데이터 전달의 방향을 지정하는 읽기/쓰기신호(22), 데이터 스트로브 신호(23), 응답 신호(24), 레지스터 어드레스(25), 그리고 ARA(3)에서의 데이터 래치 및 데이터 구동을 지시하는 신호(26)가 이용되며, LBSMM(137)과 LBSSM(138) 사이에는 '쓰기 트리거'(130), 스트로브(131), 응답(132), '읽기 허가'(133) 신호가 연속적인 쓰기시 대기 시간을 제거하면서 LBSMM(137)과 LBSSM(138)이 쓰기 동작을 수행하는데 이용되고, IBSM(7)에서 구동하는 응답 신호(24)는 LBSMM(137)을 그대로 통과하여 응답신호(132)에 연결되고, LBSSM(138)에서 발생되는 스트로브 신호(131)는 읽기/쓰기(22)가 쓰기로 지정되어 있는 동안에 LBSMM(137)을 통해 스트로브(23)로 전달되도록 구성된 것을 특징으로 하는 파이브 라인 방식의 로컬 버스 인터페이스 제어용 상태 머신

제2항에 있어서, 상기 PIU(5)가 쓰기 동작을 수행할 때 데이터 전달은, PIU(5)는 쓰기 동작시 유휴 상태(30)에서 첫 8비트 데이터 전달을 위한 상태 '데이터1 송신'(31)에 이르면 데이터가 쓰여질 칩을 지정하는 칩 선택신호(17)를 구동하고, 데이터가 쓰여질 ARA(3)의 위치를 지정하는 레지스터 어드레스(15)를 구동하고, 읽기/쓰기 신호(12)를 쓰기로 지정하고, 스트로브 신호(13)를 구동하고, PM(1)이 8 비트 데이터를 데이터 버스(10)에 싣도록 제어신호(11)를 발생하고, LBSMM(137)은 유휴상태(40)에서 PIU(5)로부터 전달되는 읽기/쓰기(12), 스트로브(13), 칩 선택신호(17)를 감지하여(60) '데이터1 수신' 상태(41)로 천이하면서 TM(2)에 8비트 데이터를 래치하도록 신호(16)를 구동하고, 응답신호(14)를 구동하고, PIU(5)가 상기 LBSMM(137)에서 구동되는 응답신호(14)를 감지하여(61) 둘째 8비트 데이터 전달을 위한 상태 '데이터2 송신'(32)에 이르는 상기 과정을 반복적으로 수행하여, PIU(5)가 '데이터 2 송신'(32), '데이터 3 송신'(33), '데이터 4 송신'(34) 상태에서 데이터 버스(10)에 전달될 둘째, 셋째, 넷째 8비트의 데이터를 바꾸어 싣고 '데이터 1 송신'(31)와 동일하게 칩 선택신호(17), 레지스터 어드레스(15), 읽기/쓰기(12), 스트로브(13)을 구동하면 LBSMM(137)이 PIU(5)에서 구동되는 신호를 감지하여(62, 63, 64) '데이터 2 수신'(42), '데이터 3 수신'(43), '데이터 4 수신'(44) 상태로 천이되는 과정들과, PIU(5)가 LBSMM(137)에서 구동되는 응답신호(14)를 감지하여 '데이터 3 송신'(33), '데이터 4 송신'(34), 그리고 '데이터 구동 정지'(35)로 천이되는 과정들이 일어나고, 상기 PIU(5)가 LBSMM(137)으로의 데이터 전달을 마치기 위해 '데이터 구동 정지'(35) 상태에서 레지스터 어드레스(15), 칩 선택(17), 스트로브(13) 신호의 구동을 중지하면, LBSMM(137)이 이를 감지하여(68) '데이터4 수신'(44)에서 '유휴'(200) 상태로 천이하면서 응답신호(14)의 구동을 중지하고, 내부 데이터 쓰기를 촉발시키는 신호(130)를 구동하고, 읽기/쓰기(22)를 쓰기로 지정하고, 레지스터 어드레스(25)를 '데이터 4 수신'(44) 상태를 거치면서 받아들였던 레지스터 어드레스(15)의 값으로 구동하며, 상기 LBSMM(137)이 응답 신호(14)의 구동을 중지하면, PIU(5)는 이를 감지하여(69) '데이터 구동 정지'(35)에서 유휴상태(36)로 천이하고, PIU(5)에서 LBSMM(137)으로의 32비트 데이터 전달이 완료되면 LBSSM(138)은 LBSMM(137)이 구동하는 '쓰기 트리거' 신호(130)를 감지하여(220) 유휴 상태(210)에서 '내부 데이터 송신' 상태(211)로 천이하여서, LBSSM(138)은 SM(135)에 제어신호(134)를 구동하여 TM(2)에서 임시 저장한 32비트 데이터를 데이터 버스(136)을 통하여 SM(135)이 래치하도록 하여 입력 데이터 버스(20)에 32비트 데이터를 싣고, '읽기 허가' 신호(133)의 구동을 중지하고, 스트로브(131) 신호를 구동하고, 상기 LBSSM(138)에서 발생되는 스트로브 신호(131)를 받은 IBSM(7)은 그 스트로브(131) 신호와 쓰기로 지정된 읽기/쓰기(22)를 감지하여(70) 유휴 상태(50)에서 '내부 데이터 수신'(51)의 상태로 천이하여서 32비트 입력 데이터 버스(20)에 실린 데이터를 ARA(3)가 래치하도록 신호(26)를 구동하고, 응답신호(24)를 구동하고, 상기 IBSM(7)이 구동하는 응답신호(24)를 감지(71)한 LBSSM(138)는 '데이터 구동 정지'(212) 상태로 천이하면서, 스트로브(131)의 구동을 중지하고, 상기 LBSSM(138)이 스트로브(131)의 구동을 중지한 것을 IBSM(7)이 LBSMM(137)의 스트로브(23) 신호를 통화여 감지하여(72) '내부 데이터 수신'(51)에서 유휴 상태(52)로 천이하여서 응답신호(24)의 구동을 중지하고, 상기 IBSM(7)이 응답신호(24)의 구동을 중지하면 LBSMM(137)를 통해 전달되는 응답신호(132)를 LBSSM(138)가 감지하여(73) '데이터 구동 정지' (212) 상태에서 유휴 상태(213)로 천이하여서 '읽기 허가'(133)의 신호를 구동하는 것을 특징으로 하는 파이브 라인 방식의 로컬 버스 인터페이스 제어용 상태 머신

제2항에 있어서, 상기 PIU(5)가 읽기 동작을 수행할 때 데이터 전달은, PIU(5)는 유휴 상태(80)에서 '데이터 요청' 상태(81)에 이르러 데이터를 읽어낼 칩을 지정하는 칩 선택 신호(17)를 구동하고, 읽혀질 ARA(3)의 위치를 지정하는 레지스터 어드레스(15)를 구동하고, 읽기/쓰기 신호(12)를 읽기로 지정하고, 스트로브 신호(13)를 구동하고, 상기 PIU(5)로부터 전달되는 칩 선택 신호(17), 읽기/쓰기(12), 스트로브(13)를 LBSMM(137)가 감지하여(110) '읽기 허가' 신호(133)가 구동되지 않을 때에는 유휴 상태(90)에서 '읽기 대기' 상태(230)로 천이하고, '읽기 허가' 신호(133)가 구동될 때에는 '내부 데이터 요청'(91) 상태로 천이하고, 상기 LBSMM(137)은 '읽기 대기' 상태(230)에서 '읽기 허가' 신호(133)가 구동될 때 '내부 데이터 요청'(91) 상태로 천이하여서 상기 PIU(5)가 '데이터 요청' 상태(81)에서 구동했던 레지스터 어드레스(15)의 값을 레지스터 어드레스(25)에 싣고, 읽기/쓰기 신호(22)를 읽기로 지정하고, 스트로브 신호(23)를 구동하고, 상기 LBSMM(137)으로부터의 읽기/쓰기(22), 스트로브(23)를 IBSM(7)이 감지하여(120) 유휴 상태(100)에서 '내부 데이터 송신' 상태(101)로 천이하여서 ARA(3)의 레지스터 어드레스(25) 위치의 레지스터 내용을 32비트 출력 데이터 버스(27)에 싣도록 제어신호(26)를 구동하고, 응답 신호(24)를 구동하며, 상기 IBSM(7)이 응답 신호(24)를 구동한 것을 LBSMM(137)가 감지하여(121) '내부 데이터 수신'상태(92)로 천이하면서 32 비트 출력 데이터 버스(27)에 실린 데이터를 TM(2)에서 래치하도록 제어신호(21)를 보내고, 스트로브(23)의 구동을 중지하고, 상기 LBSMM(137)이 스트로브(23)의 구동을 중지하면 IBSM(7)은 이를 감지하여(122) '내부 데이터 송신' 상태(101)에서 유휴 상태(102)로 천이하여서 응답신호(24)의 구동을 중지하고, 상기 IBSM(7)이 응답 신호(24)의 구동을 중지하면 LBSMM(137)은 이를 감지하여(123) '데이터1 송신' 상태(93)로 천이하여서 상태(92)에서 IBSM(7)으로부터 받은 32 비트 데이터를 4 등분하여 첫번째 8비트를 데이터 버스(10)에 싣도록 TM(2)에 제어신호(16)를 구동하고, 응답 신호(14)를 구동하고, 상기 LBSMM(137)이 구동한 응답 신호(14)를 PIU(5)가 감지하여(111) '데이터1 수신'상태(82)로 천이하면서 PM(1)이 8비트 데이터 버스(10)에 실린 데이터를 래치하도록 제어신호(11)를 구동하고, 다음 8비트 데이터 읽기를 위해 읽기/쓰기신호를 읽기로 지정하고, 스트로브 신호(13)를 구동하고, 상기 PIU(5)으로부터의 읽기/쓰기(12)와 스트로브(13)를 LBSMM(137)이 감지하여(112) '데이터2 송신' 상태(94)로 천이한 후, 상기와 같은 과정으로 LBSMM(137)이 '데이터2 송신'(94), '데이터3 송신'(95), '데이터4 송신'(96) 상태에서 데이터 버스(10)에 둘째, 셋째, 넷째 8비트 데이터를 바꾸어 싣도록 TM(2)에 제어신호(16)를 구동하고, 응답 신호(14)를 구동하면, PIU(5)가 LBSMM(137)에서 구동되는 응답 신호(14)를 감지하여(113, 115, 117) '데이터2 수신'(83), '데이터3 수신'(84), '데이터4 수신'(85) 상태로 천이하고, LBSMM(137)이 PIU(5)의 읽기/쓰기 신호(12), 스트로브 신호(13)를 감지하여(114, 116) '데이터3 송신' 상태(95)와 '데이터4 송신' 상태(96)로 천이하며, PIU(5)는 '데이터4 수신' 상태(85)에서 스트로브신호(13)의 구동을 중지하여 읽기 동작을 완료하였음을 LBSMM(137)에 알리고, 상기 PIU(5)가 스트로브(13)의 구동을 중지한 것을 LBSMM(137)이 감지하여(118) '데이터4 송신' 상태(96)에서 유휴 상태로 천이하고, 응답(14)의 구동을 중지한 후 상기 LBSMM(137)이 응답신호(14)의 구동을 중지한 것을 감지하여(119) 유휴 상태(86)로 천이하는 것을 특징으로 하는 파이브 라인 방식의 로컬 버스 인터페이스 제어용 상태 머신