1 |
1
정렬된 제 1 클럭을 입력받아 일정한 간격으로 지연시켜 다수의 윈도우 신호를 출력하는 윈도우 신호 발생 수단; 외부로부터 입력 데이터를 입력 받고, 상기 제 1 클럭과 동일한 주파수를 갖으며 위상이 반전된 제 2 클럭을 입력받고, 상기 다수의 윈도우 신호를 입력받아 위상을 검출하여 다수의 제 1 위상 위반 신호를 출력하는 제 1 위상 검출 수단; 상기 입력 데이터, 제 1 클럭 및 다수의 윈도우 신호를 입력받아 위상을 검출하여 다수의 제 2 위상 위반 신호를 출력하는 제 2 위상 검출 수단; 상기 다수의 제 1 및 제 2 위상 위반 신호를 입력받고, 상기 입력클럭을 일정한 간격으로 지연시켜 상기 제 1 및 제 2 클럭을 출력하는 위상 선택 수단; 및 상기 제 1 클럭에 따라 상기 입력 데이터를 재정렬하여 출력하는 데이터 정렬 수단 을 포함하여 이루어지는 위상 정렬 장치
|
2 |
2
제 1 항에 있어서, 상기 제 1 및 제 2 위상 검출수단은 각각, 상기 입력 클럭을 입력하여 제 1 리셋 신호를 출력하는 리셋 신호 발생수단; 상기 제 1 리셋 신호를 지연시키기 위한 지연수단; 상기 위상 선택수단으로부터 출력된 클럭과 상기 입력 데이터를 입력받아, 상기 윈도우 신호들을 전달받아, 서로의 위상 차이를 펄스값으로 변환시키는 위상 위반 검출 수단; 및 상기 위상 선택수단으로부터 출력된 클럭과 상기 위상 위반 검출수단의 출력신호를 입력받아 클램핑하여 한 펄스 폭의 위상 위반 신호를 출력하기 위한 클램핑수단 을 포함하여 이루어지는 위상 정렬 장치
|
3 |
3
제 2 항에 있어서, 상기 위상 위반 검출수단은, 상기 제 1 리셋 신호를 리셋 단자를 통해 입력받고, 상기 입력 데이터를 클럭단자를 통해 입력받으며, 입력단자를 통해 입력된 상기 제 1 또는 제 2 클럭의 위상을 지연시켜 출력단자를 통해 출력하는 제 1 D-플립플롭; 상기 제 1 리셋 신호를 리셋 단자를 통해 입력받고, 상기 제 1 D-플립플롭의 출력신호를 클럭단자를 통해 입력받으며, 입력단자를 통해 입력된 상기 윈도우 신호의 위상을 지연시켜 출력단자를 통해 출력하는 제 2 D-플립플롭; 외부로터 제 2 리셋 신호를 리셋 단자를 통해 입력받고, 상기 지연수단으로부터 출력된 신호를 클럭단자를 통해 입력받으며, 입력단자를 통해 입력된 상기 제 2 D-플립플롭의 출력신호의 위상을 지연시켜 출력단자를 통해 출력하는 제 3 D-플립플롭; 및 상기 제 2 리셋 신호를 리셋단자를 통해 입력받고, 상기 제 1 또는 제 2 클럭을 클럭단자를 통해 입력받으며, 입력단자를 통해 입력된 상기 제 3 D-플립플롭의 출력신호의 위상을 지연시켜 출력단자를 통해 출력하는 제 4 D-플립플롭 을 포함하여 이루어지는 위상 정렬 장치
|
4 |
4
외부로부터 입력 데이터와 입력 클럭을 입력받아 안정된 위상 동기 클럭을 발생시키기 위한 위상 정렬 방법에 있어서, 외부로부터 입력된 입력 데이터가 천이될 때에, 위상이 서로 상반된 제 1 및 제 2 클럭의 "하이" 구간의 폭을 검출하는 제 1 단계; 다수의 윈도우 신호가 "로우"에서 "하이"로 천이될 때에, 상기 제 1 단계에서 검출된 클럭 폭의 위상을 검출하는 제 2 단계; 지연된 입력 클럭들 중에서 상기 제 2 단계에 검출된 위상이 토글되는 순간의 위상값을 분석하여 선정하는 제 3 단계; 상기 제 3 단계에서 선정된 클럭의 위상이 토글되는 순간에 일치되는 상기 윈도우 신호를 선정하는 제 4 단계; 및 상기 지연된 입력 클럭들 중에서 상기 제 4 단계에서 선정된 상기 윈도우 신호에 일치되는 클럭을 가장 안정된 클럭으로 결정하여 안정된 위상 동기 클럭을 출력하는 제 5 단계 를 포함하여 이루어지는 위상 정렬 방법
|